概要

提示：这里可以添加技术概要

例如：

 当今许多应用都要求高速采样模数转换器（ADC)具有12位或以上的分辨率，以便用户能够进行更精确的系统测量。然而，更高分辨率也意味着系统对噪声更加敏感。系统分辨率每提高一位，例如从12位提高到13位，系统对噪声的敏感度就会提高一倍。因此.对于ADC设计，设计人员必须考虑一个常常被遗忘的噪声源―-系统电源。ADC属于敏感型器件，每个输入（即模拟、时钟和电源输入均应平等对待，以便如数据手册所述，实现最佳性能。噪声来源众多，形式多样,噪声辐射会影响性能。
 

整体架构流程

提示：这里可以添加技术整体架构

本文介绍对于了主要对噪声进行分析

 

技术名词解释

提示：这里可以添加技术名词解释

ADC:模拟数字转换器即A/D转换器，或简称ADC，通常是指一个将模拟信号转变为数字信号的电子元件。通常的模数转换器是将一个输入电压信号转换为一个输出的数字信号。由于数字信号本身不具有实际意义，仅仅表示一个相对大小。故任何一个模数转换器都需要一个参考模拟量作为转换的标准，比较常见的参考标准为最大的可转换信号大小。而输出的数字量则表示输入信号相对于参考信号的大小 [1]  。
 

技术细节

提示：这里可以添加技术细节

1.电源噪声分析

对于转换器和最终的系统而言，必须确保任意给定输入上的噪声不会影响性能。前面已经介绍了PSRR和PSMR及其重要意义，下面将通过一个示例说明如何应用所测得的数值。该示例将有助于设计人员明白，为了了解电源噪声并满足系统设计需求，应当注意哪些方面以及如何正确设计。
首先，选择转换器，然后选择调节器、LDO、开关调节器等。并非所有调节器都适用。应当查看调节器数据手册中的噪声和纹波指标，以及开关频率〈如果使用开关调节器)。典型调节器在100kHz带宽内可能具有10uVrms噪声。假设该噪声为白噪声，则它在目标频段内相当于31.6nVrms/ Hz的噪声密度。

2.PSRR的指标

接着检查转换器的电源抑制指标．了解转换器的性能何时会因为电源噪声而下降。在第一奈奎斯特区fs/2，大多数高速转换器的PSRR典型值为60dB(1mV/V)。如果数据手册未给出该值，请按照前述方法进行测量，或者询问厂家。
使用一个2Vp-p满量程输入范围、78dBSNR 和125MSPS采样速率的16位ADC，其噪底为11.26nVrms。任何来源的噪声都必须低于此值，以防其影响转换器。在第一奈奎斯特区，转换器噪声将是89.02uVrms (11.26nVrmsl、 Hz)×(125MHz/2)。虽然调节器的噪声（31.6nv/、Hz〉是转换器的两倍以上，但转换器有6OdB的 PSRR，它会将开关调节器的噪声抑制到31.6pVI[Hz (31.6nV/『Hz×1mV/V)。这一噪声比转换器的噪底小得多，因此调节器的噪声不会降低转换器的性能。
电源滤波、接地和布局同样重要。在ADC电源引脚上增加0.1uF电容可使噪声低于前述计算值。请记住，某些电源引脚吸取的电流较多，或者比其他电源引脚更敏感。因此应当慎用去耦电容，但要注意某些电源引脚可能需要额外的去耦电容。在电源输出端增加一个简单的LC滤波器也有助于降低噪声。不过，当使用开关调节器时，级联滤波器能将噪声抑制到更低水平。需要记住的是，每增加一级增益就会每10倍频程增加大约20dB。

3.注意点

最后需要注意的一点是，这种分析仅针对单个转换器而言。如果系统涉及到多个转换器或通道，噪声分析将有所不同。例如，超声系统采用许多ADC通道，这些通道以数字方式求和来提高动态范围。基本而言，通道数量每增加一倍．转换器/系统的噪底就会降低3dB。对于上例，如果使用两个转换器，转换器的噪底将变为一半(-3dB);如果使用四个转换器，噪底将变为-6dB。之所以如此，是因为每个转换器可以当作不相关的噪声源来对待。不相关噪声源彼此之间是独立的,因此可以进行RSS(平方和的平方根)计算。最终，随着通道数量增加，系统的噪底降低，系统将变得更敏感，对电源的设计约束条件也更严格。

小结

提示：这里可以添加总结

要想消除应用中的所有电源噪声是不可能的。任何系统都不可能完全不受电源噪声的影响。因此.作为ADC的用户，设计人员必须在电源设计和布局布线阶段就做好积极应对。下面是一些有用的提示，可帮助设计人员最大程度地提高PCB对电源变化的抗扰度:

1.对到达系统板的所有电源轨和总线电压去耦。
2.记住:每增加一级增益就会每10倍频程增加大约20dB。

3.去耦电容接地前的电源入口点常常使用串联铁氧体磁珠。对进入系统板的每个电源电压都要这样做．无论它是来自LDO还是来自开关调节器。
4.对于加入的电容，应使用紧密叠置的电源和接地层〈间距<4密尔〉，从而使PCB设计本身具备高频去耦能力。
5.同任何良好的电路板布局一样,电源应远离敏感的模拟电路，如ADC的前端级和时
钟电路等。
6.良好的电路分割至关重要，可以将一些元件放在PCB的背面以增强隔离。
7.注意接地返回路径，特别是数字侧，确保数字瞬变不会返回到电路板的模拟部分。
8.某些情况下，分离接地层也可能有用。
9.将模拟和数字参考元件保持在各自的层面上。这一常规做法可增强对噪声和耦合交互作用的隔离。
10.遵循IC制造商的建议;如果应用笔记或数据手册没有直接说明，则应研究评估板。