文章目录 一、问题描述二、verilog源码三、仿真结果一、问题描述
if 语句通常创建一个 2 对 1 多路复用器,如果条件为 true,则选择一个输入,如果条件为 false,则选择另一个输入。
always @(*) begin if (condition) begin out = x; end else begin out = y; end end
这等…
自动复盘 2023-11-02 凡所有相,皆是虚妄。若见诸相非相,即见如来。 k 线图是最好的老师,每天持续发布板块的rps排名,追踪板块,板块来开仓,板块去清仓,丢弃自以为是的想法,板块去留让…