第四章 组合逻辑电路

本章重点：

1. 组合逻辑电路的分析与设计方法

2. 常用组合逻辑模块的使用

4.1 概述

4.11 组合逻辑电路

任一时刻的输出仅取决于该时刻的输入，与电路原来的状态无关。

4.12 时序逻辑电路

任一时刻的输出不仅取决于现时的输入，而且还与电路原来状态有关。

4.2 组合逻辑电路的分析方法

组合逻辑电路图-->写出逻辑表达式-->化简-->列真值表
-->说明功能（大题！！）

4.3 组合逻辑电路的基本设计方法

大题！！

4.31 三人表决电路

设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮，用与非门实现。

解：
1.首先指明逻辑符号取“0”、“1”的含义。三个按键A、B、C按下时为“1”，不按时为“0”。输出量为 L，多数赞成时是“1”，否则是“0”。
2.根据题意列出真值表

3.画出卡诺图化简

L= AC + BC + AB
4. 用与非门实现逻辑电路

4.32 监视交通信号灯

设计一个监视交通信号灯的工作状态的电路，每一组信号灯均有红、黄、绿三盏灯组成，正常工作情况下，任何时刻必有一盏灯点亮，而且只允许有一盏灯亮，其他状态为故障，这时要求发出故障信号。

解
1. 取红、黄、绿三盏灯分别用R、A、G表示，设灯亮为“1”，不亮为“0”；故障信号为输出变量用Z表示，规定正常为“0”，不正常为“1”。
2. 列真值表

3. 写逻辑函数式
4. 化简
5. 画逻辑图

4.4 若干常用的组合逻辑电路

4.41 编码器

编码：用二进制代码来表示某一信息（文字、数字、符号）的过程。
实现编码操作的电路称为编码器。

普通编码器

任何时刻只允许输入一个编码信号，否则输出将发生混乱。

优先编码器

在优先编码器电路中，允许同时输入两个以上编码信号。编码时只对优先权最高的进行编码。

4.42 译码器

译码：将二进制代码翻译成对应的输出信号的过程.译码是编码的逆过程.
实现译码操作的电路称为译码器。

常用的译码器有:二进制译码器、二－十进制译码器、显示译码器三类。

二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。

三人表决电路（三八译码器）

设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。用三八译码器来实现。

解：
1.首先指明逻辑符号取“0”、“1”的含义。三个按键A、B、C按下时为“1”，不按时为“0”。输出量为 L，多数赞成时是“1”，否则是“0”。

2.根据题意列出真值表

3.写出逻辑式
4.画逻辑图

一个监视交通信号灯

设计一个监视交通信号灯的工作状态的电路，每一组信号灯均有红、黄、绿三盏灯组成，正常工作情况下，任何时刻必有一盏灯点亮，而且只允许有一盏灯亮，其他状态为故障，这时要求发出故障信号。

解:
1. 取红、黄、绿三盏灯分别用R、A、G表示，设灯亮为“1”，不亮为“0”；故障信号为输出变量用Z表示，规定正常为“0”，不正常为“1”。
2. 列真值表

3. 写逻辑函数式
4. 画逻辑图

二一十进制译码器

二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。

显示译码器

用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器

半导体数码管

常用的是七段显示器件

4.43 数据选择器

1. 数据分配器

定义：将公共数据线上的信号根据需要送到多个不同通道上去的逻辑电路。 

2. 数据选择器

定义：根据需要将多路信号中选择一路送到公共数据线上的逻辑电路(又称多路开关).

2选1数据选择器

4选1数据选择器

3. 用数据选择器设计组合逻辑电路

步骤：
1. 列出所求逻辑函数的真值表，写出其最小项表达式。
2. 根据上述函数包含的变量数，选定数据选择器。
3. 对照比较所求逻辑函数式和数据选择器的输出表达式确定选择器输入变量的表达式或取值。
4. 按照求出的表达式或取值连接电路，画电路连线图。

1. 逻辑函数：n个地址变量的数据选择器，不需要增加门电路，最多可实现n＋1个变量的函数。
2. 确定数据选择器
3. 确定地址变量
4. 求Di
5. 画连线图

交通灯监视电 路
解:取红、黄、绿三盏灯分别用R、A、G表示，设灯亮为“1”，不亮为“0”；故障信号为输出变量用Z表示，规定正常为“0”，不正常为“1”。
1. 写逻辑函数式

2. 选2个地址输入端的4选1数据选择器
当S1′=0时，令A1=R、A0=A,代入上式得：

3. 对照74HC153输出表达式，求Di
D10＝G′   D11＝G    D12=G    D13=1 

4. 画连线图

4. 分析下图电路逻辑功能。

解:
∵S1′=S2′=0
∴74HC153正常工作，且A1=A,A0=B

这是一个全加器电路

4.44 加法器

加法运算的基本规则：
（1）逢二进一。
（2）最低位是两个数最低位的相加，不需考虑进位。
（3）其余各位都是三个数相加，包括加数、被加数和低位来的进位。
（4）任何位相加都产生两个结果：本位和、向高位的进位。

1.位加法器

半加器
全加器：   
   相加过程中，既考虑加数、被加数又考虑低位的进位。
   A---加数 
   B---被加数
   Ci---低位的进位
   S---本位和
   Co---进位

2. 用加法器设计组合电路

设计一电路，将BCD的8421码转换为余3码
解：
设输入8421码用变量DCBA表示，输出余三码用变量Y3Y2Y1Y0表示。则有
Y3Y2Y1Y0＝ DCBA+0011

4.5 组合逻辑电路中的竞争冒险

4.51 竞争冒险

概念：	
    在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰 信号，使电路产生错误的输出，这种现象称为竞争冒险。
原因：
	主要是门电路的延迟时间产生的。

4.52 检查竞争

只要输出端的逻辑函数在一定条件下能简化成
Y＝A+A′ || Y＝A*A′则可出现竞争－冒险现象。

4.53 消除竞争

1. 接入滤波电容
2. 引入选通脉冲
3. 修改逻辑设计（增加冗余项）