Vivado下时序逻辑模块的仿真

news2024/11/17 23:43:12

文章目录

  • D触发器
  • 两级D触发器
  • 带异步复位的D触发器
  • 带异步复位和同步置数的D触发器
  • 移位寄存器
  • 单口RAM
  • 伪双口RAM
  • 真双口RAM
  • 单口ROM

组合逻辑电路在逻辑功能上特点是任意时刻的输出仅仅取决于当前时刻的输入，与电路原来的状态无关。
时序逻辑在逻辑功能上的特点是任意时刻的输出不仅仅取决于当前的输入信号，而且还取决于电路原来的状态。
本文中的例子中模块名都是timing，仿真测试文件中的模块名都是sim_timing。

D触发器

D触发器在时钟的上升沿或下降沿存储数据，其输出与时钟跳变之前输入信号的状态相同。
D触发器的设计源代码如下。

module timing(clk,d,q);
input clk;
input d;
output reg q;
always@(posedge clk)
begin 
    q <= d;
end
endmodule

仿真测试源代码如下。

module sim_timing();
reg clk;
reg d;
wire q;

initial
begin 
    d = 0;
    clk = 0;
    forever
    begin
        #({$random}%100)
        d = ~d;
    end
end

always #10 clk = ~clk;

timing uut_timing(
    .clk(clk),
    .d(d),
    .q(q)
);
endmodule

D触发器的仿真输出结果如下图所示。
在这里插入图片描述
由上面仿真结果可以看到，输出在时钟的上升沿发生变化，且其值与时钟跳变之前输入信号的状态相同。
D触发器的RTL图如下。
在这里插入图片描述

两级D触发器

下面例子是一个两级D触发器，可以分析在同一时刻两个D触发器输出数据的不同。
两级D触发器的设计源代码在D触发器设计源代码的基础上再引入一个输出变量，增加一个always块语句，在时钟上升沿到来时，再将本级输出赋值给D触发器的输出，仿真测试源代码中只在例化处加入新的变量即可。
两级D触发器的仿真输出结果如下图所示。
在这里插入图片描述
由上面输出结果可以看到，在q0的值变化后的下一个上升沿到来后，q1的值才等于变化后的q0值。
两级D触发器的RTL图如下。
在这里插入图片描述

带异步复位的D触发器

异步复位独立于时钟，当其有效的时候，就触发复位操作。
带异步复位的D触发器的设计源代码如下。

module timing(clk,rst,d,q);
input clk;
input rst;
input d;
output reg q;

always@(posedge clk or negedge rst)
begin 
    if(!rst)
        q <= 0;
    else
        q <= d;
end
endmodule

仿真测试源代码如下。

module sim_timing();
reg clk;
reg d;
reg rst;
wire q;

initial
begin
    rst = 1;
    #300
    rst = 0;
    #200
    rst = 1;
    #200
    rst = 0;
    #100
    rst = 1;
end

initial
begin 
    d = 0;
    clk = 0;
    forever
    begin
        #({$random}%100)
        d = ~d;
    end
end

always #10 clk = ~clk;

timing uut_timing(
    .clk(clk),
    .d(d),
    .rst(rst),
    .q(q)
);
endmodule

带异步复位的D触发器的仿真输出结果如下图所示。
在这里插入图片描述
由上图输出结果可以看到，当复位信号有效时，输出q即刻置为0，尽管d不为0。
带异步复位的D触发器的RTL图如下。
在这里插入图片描述

带异步复位和同步置数的D触发器

带异步复位D触发器中的复位独立与时钟，同步置数则有别于异步复位，它同步于时钟信号，这里的同步置数可以置1、置0或置高阻状态等，根据电路的需要设定。
需要注意的是，同步操作不能把信号放到敏感列表里，也就是always语句后的括号里。
带异步复位和同步置数的D触发器的设计源代码如下。

module timing(clk,rst,set_num,d,q);
input clk;
input rst;
input set_num;
input d;
output reg q;

always@(posedge clk or negedge rst)
begin 
    if(!rst)
        q <= 0;
    else if(set_num)
        q <= 1'bz;
    else
        q <= d;
end
endmodule

仿真测试源代码如下。

module sim_timing();
reg clk;
reg d;
reg rst;
reg set_num;
wire q;

initial
begin
    rst = 0;
    set_num = 0;
    #300
    rst = 1;
    set_num = 1;
    #200
    set_num = 0;
end

initial
begin 
    d = 0;
    clk = 0;
    forever
    begin
        #({$random}%100)
        d = ~d;
    end
end

always #10 clk = ~clk;

timing uut_timing(
    .clk(clk),
    .d(d),
    .rst(rst),
    .set_num(set_num),
    .q(q)
);
endmodule

带异步复位和同步置数的D触发器的仿真输出结果如下图所示。
在这里插入图片描述
由上图可知，复位信号有效时，输出一直为0，在置数信号有效时，输出并不像异步复位那样即刻变化，而是在时钟上升沿到来后再变化。
带异步复位和同步置数的D触发器的RTL图如下。
在这里插入图片描述

移位寄存器

移位寄存器是指在每个时钟脉冲来临时，向左或向右移动一位，通过上述D触发器的例子可知其特性，数据输出同步于时钟边沿，故移位寄存器在每个时钟来临后，每个D触发器的输出q等于前一个D触发器的输出值，从而实现移位的功能。移位寄存器的代码中需要用到拼接运算符“{}”。
移位寄存器的设计源代码如下。

module timing(clk,rst,d,q);
input clk;
input rst;
input d;
output reg[7:0] q;

always@(posedge clk or negedge rst)
begin 
    if(!rst)
        q <= 0;
    else
        q <= {q[6:0],d};  //后7位左移，最低位补输入值
//        q <= {d,q[7:1]};  //前7位右移，最高位补输入值
end
endmodule

仿真测试源代码如下。

module sim_timing();
reg clk;
reg d;
reg rst;
wire[7:0] q;

initial
begin
    rst = 0;
    #200
    rst = 1;
end

initial
begin 
    d = 0;
    clk = 0;
    forever
    begin
        #({$random}%100)
        d = ~d;
    end
end

always #10 clk = ~clk;

timing uut_timing(
    .clk(clk),
    .d(d),
    .rst(rst),
    .q(q)
);
endmodule

移位寄存器向左移位的输出结果如下图所示。
在这里插入图片描述
由上面的输出结果可以看到，复位信号无效时，最低位在时钟上升沿到来后置为d，同时其余各位向左移动一位。
移位寄存器向右移位的输出结果如下图所示。
在这里插入图片描述
由上面的输出结果可以看到，复位信号无效时，最高位在时钟上升沿到来后置为d，同时其余各位向右移动一位。
移位寄存器的RTL图如下。
在这里插入图片描述

单口RAM

单口RAM的写地址与读地址共用一个地址，代码中将地址保留，延迟一周期之后将数据读出。
单口RAM的设计源代码如下。

module timing(
    input clk,
    input write,
    input [7:0] data,
    input [4:0] addr,
    output [7:0] q
);
reg[7:0] ram[31:0]; //定义32个8位宽度的数据
reg[4:0] addr_reg;

always@(posedge clk)
begin 
    if(write)
        ram[addr] <= data;  //write data
    addr_reg <= addr;  //memory address
end

assign q = ram[addr_reg]; //read data
endmodule

仿真测试源代码如下。

module sim_timing();
reg clk;
reg write;
reg [7:0] data;
reg [5:0] addr; 
wire[7:0] q;

initial
begin
    clk = 0;
    write = 1;
    data = 0;
    addr = 0;
end

always #10 clk = ~clk;

always@(posedge clk)
begin 
    data <= data + 1'b1;
    addr <= addr + 1'b1;
end

timing uut_timing(
    .clk(clk),
    .write(write),
    .data(data),
    .addr(addr),
    .q(q)
);
endmodule

单口RAM的输出结果如下图所示。
在这里插入图片描述
通过上面的输出结果可以看到，输出延迟一个周期后将数据读出。

伪双口RAM

伪双口RAM的读写地址是独立的，可以随机选择写或者读地址，同时进行读写操作。
伪双口RAM的设计源代码如下。

module timing(
    input clk,
    input write,
    input read,
    input [7:0] data,
    input [4:0] write_addr,
    input [4:0] read_addr,
    output reg[7:0] q
);
reg[7:0] ram[31:0]; //定义32个8位宽度的数据

always@(posedge clk)
begin 
    if(write)
        ram[write_addr] <= data;  //write data
    if(read)
        q <= ram[read_addr];  //read data
end
endmodule

仿真测试源代码如下。

module sim_timing();
reg clk;
reg write;
reg read;
reg [7:0] data;
reg [5:0] write_addr; 
reg [5:0] read_addr; 
wire[7:0] q;

initial
begin
    clk = 0;
    write = 0;
    read = 0;
    data = 0;
    write_addr = 0;
    read_addr = 0;
    #40 write = 1;
    #40 read = 1;
end

always #10 clk = ~clk;

always@(posedge clk)
begin 
if(write)
    begin
        data <= data + 1'b1;
        write_addr <= write_addr + 1'b1;
        if(read)
        read_addr <= read_addr + 1'b1;
    end
end

timing uut_timing(
    .clk(clk),
    .write(write),
    .read(read),
    .data(data),
    .write_addr(write_addr),
    .read_addr(read_addr),
    .q(q)
);
endmodule

伪双口RAM的输出结果如下图所示。
在这里插入图片描述
通过上面的输出结果可以看到，在写信号有效时往RAM中写数据，在读信号有效时从RAM中读出数据，读写操作可以同时进行。

真双口RAM

真双口RAM有两套控制线，数据线，允许两个系统同时对其进行读写操作。
真双口RAM的设计源代码如下。

module timing(
    input clk,
    input write_a,write_b,
    input read_a,read_b,
    input [7:0] data_a,data_b,
    input [4:0] addr_a,addr_b,
    output reg[7:0] q_a,q_b
);
reg[7:0] ram[31:0]; //定义32个8位宽度的数据

always@(posedge clk)
begin 
    if(write_a)
        ram[addr_a] <= data_a;  //write data
    if(read_a)
        q_a <= ram[addr_a];  //read data
end

always@(posedge clk)
begin 
    if(write_b)
        ram[addr_b] <= data_b;  //write data
    if(read_b)
        q_b <= ram[addr_b];  //read data
end
endmodule

仿真测试源代码如下。

module sim_timing();
reg clk;
reg write_a,write_b;
reg read_a,read_b;
reg [7:0] data_a,data_b;
reg [5:0] addr_a,addr_b; 
wire[7:0] q_a,q_b;

initial
begin
    clk = 0;
    write_a = 0;
    write_b = 0;
    read_a = 0;
    read_b = 0;
    data_a = 0;
    data_b = 0;
    addr_a = 0;
    addr_b = 0;
    #40 write_a = 1;
    #40 read_b = 1;
end

always #10 clk = ~clk;

always@(posedge clk)
begin 
if(write_a)
    begin
        data_a <= data_a + 1'b1;
        addr_a <= addr_a + 1'b1;
    end
end

always@(posedge clk)
begin 
if(read_b)
    addr_b <= addr_b + 1'b1;
end

timing uut_timing(
    .clk(clk),
    .write_a(write_a),
    .write_b(write_b),
    .read_a(read_a),
    .read_b(read_b),
    .data_a(data_a),
    .data_b(data_b),
    .addr_a(addr_a),
    .addr_b(addr_b),
    .q_a(q_a),
    .q_b(q_b)
);
endmodule

真双口RAM的输出结果如下图所示。
在这里插入图片描述
我们在代码里设置的是a往RAM里面写数据，而b从RAM中往出读数据，通过上面的输出结果可以看到，这与我们在代码中设置的相符。

单口ROM

ROM是用来存储数据的，下面是一个单口ROM的例子。
单口ROM的设计源代码如下。

module timing(
    input clk,
    input [2:0] addr,
    output reg[7:0] q
);

always@(posedge clk)
begin 
    case(addr)
    3'b000 : q <= 8'd1;
    3'b001 : q <= 8'd12;
    3'b010 : q <= 8'd23;
    3'b011 : q <= 8'd34;
    3'b100 : q <= 8'd45;
    3'b101 : q <= 8'd56;
    3'b110 : q <= 8'd67;
    3'b111 : q <= 8'd78;
    default : q <= 8'd0;
    endcase
end
endmodule

仿真测试源代码如下。

module sim_timing();
reg clk;
reg [2:0] addr;
wire[7:0] q;

initial
begin
    clk = 0;
    addr = 0;
end

always #10 clk = ~clk;

always@(posedge clk)
begin 
    addr <= addr + 1'b1;
end

timing uut_timing(
    .clk(clk),
    .addr(addr),
    .q(q)
);
endmodule

单口ROM的输出结果如下图所示。
在这里插入图片描述通过上面的输出结果可以看到，输出结果q的值与我们在ROM中预设的值是一样的。

参考资料： ZYNQ 开发平台 FPGA 教程 AX7020

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：http://www.coloradmin.cn/o/611619.html

如若内容造成侵权/违法违规/事实不符，请联系多彩编程网进行投诉反馈，一经查实，立即删除！

相关文章

从0到1：如何建立一个大规模多语言代码生成预训练模型

从0到1：如何建立一个大规模多语言代码生成预训练模型

国产AI辅助编程工具CodeGeeX是一个使用AI大模型为基座的辅助编程工具&#xff0c;帮助开发人员更快的编写代码。可以自动完成整个函数的编写&#xff0c;只需要根据注释或Tab按键即可。它已经在Java、JavaScript和Python等二十多种语言上进行了训练&#xff0c;并基于大量公开的…
阅读更多...
【Python】打包与发布（Packaging and distributing projects）

【Python】打包与发布（Packaging and distributing projects）

以Unix/macOS系统为例。 前提准备&#xff1a;确保pip为最新版本&#xff0c;可使用以下命令来更新pip&#xff1a; python3 -m pip install --upgrade pip一、创建一个简单的项目 我们在目录packaging_tutorial下进行操作。 项目名称为&#xff1a;example_package_wayne。 …
阅读更多...
【yolov5系列】yolov5目标检测的原理梳理+核心代码解析

【yolov5系列】yolov5目标检测的原理梳理+核心代码解析

打算写yolov5源码阅读和总结&#xff0c;已经打算了一年&#xff0c;如今已经更新到yolov8&#xff0c;只能说自己行动太慢了&#xff0c;哭泣(๑>؂<๑&#xff09;。趁着看要yolov8一起赶紧把yolov5总结总结。 一、Yolov5的网络结构 模型主要分为3部分 backbone&#x…
阅读更多...
Maven 打包插件 maven-jar-plugin

Maven 打包插件 maven-jar-plugin

文章目录 指定版本生成可执行 Jar准备依赖&#xff0c;并指定依赖位置自动下载依赖的 Jar 文件 打包时排除文件与其他常用打包插件比较 本文是对 maven-jar-plugin 常用配置的介绍&#xff0c;更详细的学习请参照 Apache Maven JAR Plugin 官方文档 这是 maven 生命周期 packa…
阅读更多...
Python+Pytest+Allure+Git+Jenkins数据驱动接口自动化测试框架

Python+Pytest+Allure+Git+Jenkins数据驱动接口自动化测试框架

一、接口基础　　 接口测试是对系统和组件之间的接口进行测试&#xff0c;主要是效验数据的交换&#xff0c;传递和控制管理过程&#xff0c;以及相互逻辑依赖关系。其中接口协议分为HTTP&#xff0c;RPC&#xff0c;Webservice&#xff0c;Dubbo&#xff0c;RESTful等类型。 …
阅读更多...
实用工具 | 语音文本对齐MFA的安装及使用

实用工具 | 语音文本对齐MFA的安装及使用

Montreal Forced Aligner&#xff08;MFA&#xff09;[1]是一个用于将音频和文本进行对齐的工具。它可以用于语音识别、语音合成和发音研究等领域。MFA支持多种语言和语音&#xff0c;用户可以根据需要自定义训练模型。 本博客介绍如何使用MFA对音频和文本进行对齐&#xff0c…
阅读更多...
计算机网络实验：交换机划分Vlan配置

计算机网络实验：交换机划分Vlan配置

目录 前言实验目的实验内容实验过程总结 前言 计算机网络是当代信息技术的重要组成部分&#xff0c;也是现代社会的基础设施之一。为了提高计算机网络的性能和安全性&#xff0c;网络管理员需要对网络进行合理的规划和设计&#xff0c;包括对网络拓扑、地址分配、路由协议、交…
阅读更多...
TP-LINK XDR6078 WiFi6路由器 简单开箱评测

TP-LINK XDR6078 WiFi6路由器 简单开箱评测

TL-XDR6078易展版AX6000双频WiFi6路由器 简单开箱测评&#xff0c;新房快装修好了&#xff0c;先装上WiFi&#xff0c;挑了一会选中这个了&#xff0c;双2.5G电口&#xff0c;6000Mbps无线速率&#xff0c;还支持端口汇聚等等功能&#xff0c;感觉还不错。 TP-LINK XDR3040 Wi…
阅读更多...
R语言 tidyverse系列学习笔记（系列2）表格的处理

R语言 tidyverse系列学习笔记（系列2）表格的处理

创建一个得分表 score install.packages("dplyr") library(dplyr)install.packages("tibble") library(tibble)install.packages("stringr") library(stringr)score tibble(IDc("1222-1","2001-0","3321-1",&qu…
阅读更多...
从JMeter Cookie管理器开始，轻松掌握接口测试技能！

从JMeter Cookie管理器开始，轻松掌握接口测试技能！

目录 【前言】 【1. 添加Cookie管理器】 【2. 登录接口获取Cookie】 【3. Cookie关联】 【4. 动态修改Cookie值】 【结论】 【附录】 【前言】 在接口测试中&#xff0c;我们经常需要对Cookie进行处理和关联&#xff0c;来模拟用户在浏览器中的操作。特别是在登录和权限…
阅读更多...
chatgpt赋能python：Python名字的由来

chatgpt赋能python：Python名字的由来

Python名字的由来 Python是一门高级编程语言&#xff0c;它的名字来源于一个非常有趣的故事。接下来的文章将介绍如何命名Python&#xff0c;并且揭示这个名字的真正含义。 Guido van Rossum设计Python Python是由Guido van Rossum设计的。在1989年&#xff0c;Guido在荷兰国…
阅读更多...
用Flask-Login库和阿里云短信推送服务实现网站注册登录功能

用Flask-Login库和阿里云短信推送服务实现网站注册登录功能

诸神缄默不语-个人CSDN博文目录 本文介绍如何用Flask-Login库和阿里云短信推送服务实现网站注册登录功能。 大致逻辑是在注册和找回密码时调用阿里云短信服务&#xff0c;登录时使用手机号密码登录&#xff08;别的安全功能还没有加&#xff09;。 很多代码都是直接由ChatGP…
阅读更多...
Zinx框架学习 - 连接管理

Zinx框架学习 - 连接管理

Zinx - V0.9 连接管理 每个服务器的能够处理的最大IO数量是有限的&#xff0c;根据当前服务器能开辟的IO数量决定&#xff0c;最终决定权是内存大小现在我们要为Zinx框架增加链接个数的限定&#xff0c;如果超过⼀定量的客户端个数&#xff0c;Zinx为了保证后端的及时响应&…
阅读更多...
浏览器断点调试技巧

浏览器断点调试技巧

一、前言 日常开发中&#xff0c;当业务测试数据展示有问题时&#xff0c;我们需要快速去排查问题出现原因&#xff1b;但看了自己写的逻辑&#xff0c;很自信的觉得没问题但最终展示和逻辑对不上。这个需要我们便可以利用浏览器断点调试功能&#xff0c;来逐步调试对比逻辑来…
阅读更多...
IDEA 终端命令行设置

IDEA 终端命令行设置

一、说明 在使用 IDEA 进行程序开发时&#xff0c;需要使用到终端 Terminal 的功能&#xff0c;便于能够快速使用 shell 命令&#xff0c;进行各种相关的操作。 这些操作可以包括代码的版本控制、程序的打包部署等等 比如&#xff0c;前后端的集成开发环境&#xff08;IDEA、We…
阅读更多...
探究Cache缓存功能---【pytest】

探究Cache缓存功能---【pytest】

前言 pytest运行完用例之后会生成一个 .pytest_cache的缓存文件夹&#xff0c;用于记录用例的ids和上一次失败的用例。 1、跑自动化时经常会出现这样一个情况&#xff0c;一轮自动化跑完后零星出现了几个失败测试用例&#xff0c;无法断定失败的原因&#xff0c;所以可能需要重…
阅读更多...
2023新版Spring6全新讲解-核心内容之事务管理

2023新版Spring6全新讲解-核心内容之事务管理

Spring核心之事务 一、JdbcTemplate JdbcTemplate是Spring框架对JDBC操作进行的封装&#xff0c;可以简化方便对数据库的操作。 1.数据库表结构 准备一张普通的表 CREATE TABLE t_student (id int NOT NULL AUTO_INCREMENT,name varchar(32) DEFAULT NULL,age int DEFAULT N…
阅读更多...
网络安全面试题大全（整理版）+附答案

网络安全面试题大全（整理版）+附答案

随着国家政策的扶持&#xff0c;网络安全行业也越来越为大众所熟知&#xff0c;想要进入到网络安全行业的人也越来越多。 为了拿到心仪的 Offer 之外&#xff0c;除了学好网络安全知识以外&#xff0c;还要应对好企业的面试。 作为一个安全老鸟&#xff0c;工作这么多年&…
阅读更多...
Vue.js 中的过渡动画是什么？如何使用过渡动画？

Vue.js 中的过渡动画是什么？如何使用过渡动画？

Vue.js 中的过渡动画是什么&#xff1f;如何使用过渡动画&#xff1f; 在 Vue.js 中&#xff0c;过渡动画是一种在元素插入、更新或删除时自动应用的动画效果&#xff0c;可以为应用程序增加一些动态和生动的效果。本文将介绍 Vue.js 中过渡动画的概念、优势以及如何使用过渡动…
阅读更多...
谈“污”色变！如何应对测序中常见污染

谈“污”色变！如何应对测序中常见污染

微生物群落研究正在彻底改变人类对微生物学的理解&#xff0c;但是微生物污染的DNA存在于各种操作中包含从取样到测序结束。其中常用的DNA提取试剂盒和其他实验室试剂中也存在污染&#xff0c;其严重影响从微生物量较低的样品中获得的结果。 DNA污染的可能来源包括分子生物学级…
阅读更多...
推荐文章
最新文章

Copyright @ 2022~2023