1. 芯片中文资料:
USB转I2C转SPI芯片CH341
高速USB转接芯片CH347转9M双串口转I2C转SPI转JTAG转SWD
USB2.0高速转接芯片CH347应用开发手册
2. CH341与CH347比较:
类别 | CH341 | CH347 | 备注 |
---|
串口速度 | 2M | 9M | CH347的串口速度更快 |
设置 | CH341的I2C或SPI不能与串口同时输出 | CH347可以在支持串口的同时使用I2C或SPI | |
串口数量 | 1 | 2 | CH347支持2个高速串口 |
转换接口 | 异步串口/RS232/RS485/RS422、转换并口打印机为 USB 打印机、EPP 并口和 MEM 并口、常用的 2 线和 4 线同步串口 | 0#异步串口 UART/RS232/RS485、1#异步串口 UART/RS232/RS485、2 线 IIC 和 4 线 SPI 同步串口、JTAG 接口/SWD 接口 | CH347增加了JTAG 接口/SWD 接口 |
I/O 独立供电 | 不支持 | 支持支持 3.3V、2.5V、1.8V 电源电压 | |
封装 | SOP-28、SSOP-20、QFN28 | TSSOP-20 、 QFN28 | |
参考价格 | 约4元 | 约9元 | |
3. 外观与丝印
CH341T外观与丝印
CH347T外观与丝印
4. 引脚定义与封装
4.1 CH341引脚定义
CH341引脚定义
4.2 CH341封装类型
封装形式 | 塑体宽度 | 引脚间距 | 封装说明 | 订货型号 |
---|
SOP-28 | 7.62mm | 1.27mm | 标准的 28 脚贴片 | CH341B |
SOP-28 | 7.62mm | 1.27mm | 标准的 28 脚贴片 | CH341A |
QFN28_4X4 | 4*4mm | 0.4mm | 方形无引线 28 脚 | CH341F |
SSOP-20 | 5.30mm | 0.65mm | 缩小型 20 脚贴片 | CH341C |
SSOP-20 | 5.30mm | 0.65mm | 缩小型 20 脚贴片 | CH341T |
SSOP-20 | 5.30mm | 0.65mm | 缩小型 20 脚贴片 | CH341H |
注:CH341C/CH341T 仅用于 USB 转串口或者 USB 转 2 线接口。
CH341H 仅用于 USB 转 4 线接口等(例如 SPI),新设计不推荐使用,建议用 CH341B 或 CH341F。
CH341A、CH341T 和 CH341H 必须外接晶体及振荡电容。
CH341B、CH341F 和 CH341C 既可以选择外接晶体及电容,也可以选择不外接而直接使用内置时钟。
4.3 CH347引脚定义
CH347引脚定义
4.4 CH347封装类型
封装形式 | 塑体宽度 | 引脚间距 | 封装说明 | 订货型号 |
---|
QFN28_4X4 | 4*4mm | 0.4mm | 四边无引线 28 脚 | CH347F |
TSSOP-20 | 4.4mm | 0.65mm | 薄小型 20 脚贴片 | CH347T |
注:CH347 的 USB 收发器按 USB2.0 全内置设计,UD+和 UD-引脚不能串接电阻,否则影响信号质量。
CH347F 的底板是 0#引脚 GND,是可选但建议的连接;其它 GND 是必要连接。
5 CH341引脚:
5.1. 一般说明
CH341 的具体功能由复位后的功能配置决定,同一引脚在不同功能下的定义可能不同。
CH341C/T 和 CH341H 采用 SSOP-20 封装,是 CH341B/A/F 的简装版,三者相同名称的引脚具有相同的功能。CH341C/T 和 CH341H 的多个 VCC 引脚并联后作为 VCC,多个 GND 引脚并联后作为 GND。
5.2. 标准的公共引脚
CH341B、CH341A、CH341F 引脚号 | CH341C、CH341T 引脚号 | CH341H引脚号 | 引脚名称 | 类型 | 引脚说明(EB) |
---|
28 | 20,13 | 20 | VCC | 电源 | 正电源输入端,需要外接 0.1uF 电源退耦电容 |
12,0 | 11,12 | 7,18 | GND | 电源 | 公共接地端,直接连到 USB 总线的地线 |
9 | 6 | 4 | V3 | 电源 | 在 3.3V 电源电压时连接 VCC 输入外部电源,在 5V 电源电压时外接容量为 0.01uF~0.1uF 退耦电容 |
13 | 9 | 8 | XI | 输入 | 晶体振荡的输入端,需要外接晶体及振荡电容。对于 CH341B/F/C 的内置时钟模式,XI 应该接 GND |
14 | 10 | 9 | XO | 输出 | 晶体振荡的反相输出端,需要外接晶体及振荡电容。对于 CH341B/F/C 的内置时钟模式,XO 应该悬空 |
10 | 7 | 5 | UD+ | USB 信号 | 直接连到 USB 总线的 D+数据线 |
11 | 8 | 6 | UD- | USB 信号 | 直接连到 USB 总线的 D-数据线 |
1 | 1 | 1 | ACT# | 输出 | USB 设备配置完成状态输出,低电平有效 |
2 | 无 | 2 | RSTI | 输入 | 外部复位输入,高电平有效,内置下拉电阻 |
24 | 16 | 无 | SCL | 开漏输出 | 芯片功能配置输出,内置上拉电阻,可以接串行 EEPROM 配置芯片的 SCL 引脚 |
23 | 15 | 无 | SDA | 开漏输出及输入 | 芯片功能配置输入,内置上拉电阻,可以接串行 EEPROM 配置芯片的 SDA 引脚 |
5.3. 异步串口方式的引脚
341B/A/F引脚号 | 341C/T引脚号 | 引脚名称 | 类型 | 引脚说明 |
---|
5 | 3 | TXD | 输出 | 串行数据输出 |
6 | 4 | RXD | 输入 | 串行数据输入,内置上拉电阻 |
27 | 19 | TEN# | 输入 | 串口发送使能,低电平有效,内置上拉电阻 |
25 | 17 | RDY# | 输出 | 串口接收就绪,低电平有效 |
26 | 18 | TNOW | 输出 | 串口发送正在进行的状态指示,高电平有效 |
4 | 2 | ROV# | 三态输出 | 串口接收缓冲区溢出,低电平有效 |
15 | 无 | CTS# | 输入 | MODEM 联络输入信号,清除发送,低有效 |
16 | 无 | DSR# | 输入 | MODEM 联络输入信号,数据装置就绪,低有效 |
17 | 无 | RI# | 输入 | MODEM 联络输入信号,振铃指示,低有效 |
18 | 无 | DCD# | 输入 | MODEM 联络输入信号,载波检测,低有效 |
20 | 无 | DTR# | 三态输出 | MODEM 联络输出信号,数据终端就绪,低有效 |
21 | 无 | RTS# | 三态输出 | MODEM 联络输出信号,请求发送,低有效 |
19 | 无 | OUT# | 三态输出 | 自定义通用输出信号,低电平有效 |
7 | 5 | INT# | 输入 | 自定义中断请求,上升沿有效,内置上拉电阻 |
8 | 无 | IN3 | 输入 | 自定义通用输入信号,建议悬空不用 |
3 | 无 | IN7 | 输入 | 自定义通用输入信号,建议悬空不用 |
22 | 14 | SLP# | 三态输出 | 睡眠状态输出信号,低电平有效 |
5.4. 打印口方式的引脚
341B/A/F引脚号 | 引脚名称 | 类型 | 引脚说明 |
---|
22~15 | D7~D0 | 三态输出 | 8 位并行数据输出,接 DATA7~DATA0 |
25 | STB# | 输出 | 数据选通输出,低电平有效,接 STROBE |
4 | AFD# | 输出 | 自动换行输出,低电平有效,接 AUTO-FEED |
26 | INI# | 输出 | 初始化打印机,低电平有效,接 INIT |
3 | SIN# | 三态输出 | 选中打印机,低电平有效,接 SELECT-IN |
5 | ERR# | 输入 | 打印机出错,低有效,内置上拉,接 ERROR 或 FAULT |
8 | SLCT | 输入 | 打印机联机,高有效,内置上拉,接 SELECT 或 SLCT |
6 | PEMP | 输入 | 打印机缺纸,高有效,内置上拉,接 PEMPTY 或 PERROR |
7 | ACK# | 输入 | 打印机数据接收应答,上升沿有效,内置上拉,接 ACK |
27 | BUSY | 输入 | 打印机正忙,高有效,内置上拉,接 BUSY |
5.5. 并口方式的引脚
341B/A/F 引脚号 | 引脚名称 | 类型 | 引脚说明 |
---|
22~15 | D7~D0 | 双向三态 | 8 位双向数据总线,内置上拉电阻 |
25 | WR# | 输出 | EPP 方式:写操作指示,低电平写,高电平读;MEM 方式:写选通输出 WR#,低电平有效 |
4 | DS# | 输出 | EPP 方式:数据操作选通,低电平有效;MEM 方式:读选通输出 RD#,低电平有效 |
26 | RST# | 输出 | 复位输出,低电平有效 |
3 | AS# | 三态输出 | EPP 方式:地址操作选通,低电平有效;MEM 方式:地址线输出 ADDR 或者 A0 |
27 | WAIT# | 输入 | 对于 CH341B/F/A 芯片:请求等待,低有效,内置上拉 |
7 | INT# | 输入 | 中断请求输入,上升沿有效,内置上拉电阻 |
5 | ERR# | 输入 | 自定义通用输入,内置上拉电阻 |
8 | SLCT | 输入 | 自定义通用输入,内置上拉电阻 |
6 | PEMP | 输入 | 自定义通用输入,内置上拉电阻 |
5.6. 同步串口方式的引脚
341B/A/F引脚号 | 341H引脚号 | 引脚名称 | 类型 | 引脚说明 |
---|
22 | 17 | DIN | 输入 | 4 线串口数据输入,别名 MISO 或 SDI,内置上拉电阻 |
21 | 16 | DIN2 | 输入 | 5 线串口数据输入 2,内置上拉电阻 |
20 | 15 | DOUT | 三态输出 | 4 线串口数据输出,别名 MOSI 或 SDO |
19 | 14 | DOUT2 | 三态输出 | 5 线串口数据输出 2 |
18 | 13 | DCK | 三态输出 | 4 线/5 线串口时钟输出,别名 SCK |
17~15 | 12~10 | CS2~CS0 | 三态输出 | 4 线串口片选输出 2#~0# |
24 | 无 | SCL | 开漏输出 | 2 线串口的时钟输出,内置上拉电阻 |
23 | 无 | SDA | 开漏输出及输入 | 2 线串口的数据输入输出,内置上拉电阻 |
26 | 19 | RST# | 输出 | 复位输出,低电平有效 |
7 | 3 | INT# | 输入 | 中断请求输入,上升沿有效,内置上拉电阻 |
5,8,6 | 无 | | 输入 | 自定义通用输入,内置上拉电阻 |
6、CH347引脚
6.1. 一般说明
CH347 芯片具有多种工作模式,同一引脚在不同工作模式下的功能和定义可能不同。CH347T 芯片在上电复位或外部复位时,检测配置引脚状态自动配置工作模式。
注:FT 表示引脚作为输入时耐受 5V 电压。
6.2. CH347F 引脚
6.3 标准的公共引脚
引脚号 | 引脚名称 | 类型 | 引脚说明 |
---|
21 | VCC | 电源 | 电源调节器正电源输入端,需要外接退耦电容 |
0,20 | GND | 电源 | 公共接地端,需要连接 USB 总线的地线 |
3 | RST# | 输入 | 外部复位输入端,低电平有效,内置上拉电阻 |
28 | UD+ | USB 信号 | 直接连到 USB 总线的 D+数据线,不能额外串接电阻 |
27 | UD- | USB 信号 | 直接连到 USB 总线的 D-数据线,不能额外串接电阻 |
1 | XI | 输入 | 晶体振荡输入端 |
2 | XO | 输出 | 晶体振荡反相输出端 |
6 | VIO | 电源 | I/O 端口电源输入端,需要外接退耦电容 |
6.4 SPI 接口相关引脚
引脚号 | 引脚名称 | 类型 | 引脚说明 |
---|
13 | SCS0 | 输出 | 4 线串口的片选输出 0 |
7 | SCS1 | 输出 | 4 线串口的片选输出 1 |
14 | SCK | 输出 | 4 线串口的时钟输出,别名 DCK |
15 | MISO | 输入(FT) | 4 线串口的数据输入,别名 DIN 或 SDI,内置上拉电阻 |
16 | MOSI | 输出 | 4 线串口的数据输出,别名 DOUT 或 SDO |
6.5 JTAG 接口相关引脚
引脚号 | 引脚名称 | 类型 | 引脚说明 |
---|
25 | TDI | 输出 | JTAG 接口的数据输出 |
24 | TDO | 输入(FT) | JTAG 接口的数据输入,内置上拉电阻 |
23 | TCK | 输出 | JTAG 接口的时钟输出 |
26 | TMS | 输出 | JTAG 接口的模式选择 |
9 | TRST | 输出 | JTAG 接口的复位输出 |
8 | SRST | 输出 | JTAG 接口的系统复位输出 |
6.6 SWD 接口相关引脚
引脚号 | 引脚名称 | 类型 | 引脚说明 |
---|
23 | SWDCLK | 输出 | SWD 接口的时钟引脚 |
26 | SWDIO | 输出/输入(FT) | SWD 接口的数据引脚 |
6.7 I2C 接口相关引脚
引脚号 | 引脚名称 | 类型 | 引脚说明 |
---|
12 | SDA | 输出,输入(FT) | 2 线串口的数据输入输出 |
11 | SCL | 输出 | 2 线串口的时钟输出 |
6.8 UART 接口相关引脚
引脚号 | 引脚名称 | 类型 | 引脚说明 |
---|
19 | TXD0 | 输出 | UART0 的串行数据输出,空闲态为高电平 |
22 | RXD0 | 输入(FT) | UART0 的串行数据输入,内置上拉电阻 |
4 | TXD1 | 输出 | UART1 的串行数据输出,空闲态为高电平 |
5 | RXD1 | 输入 | UART1 的串行数据输入,内置上拉电阻 |
17 | CTS0 | 输入(FT) | UART0 的 MODEM 输入信号,清除发送,低有效; |
18 | RTS0 | 输出 | UART0 的 MODEM 输出信号,请求发送,低有效;上电期间,如果 RTS0 引脚检测到外接了下拉电阻则禁用内部 EEPROM 中配置参数,启用芯片自带默认参数 |
11 | CTS1 | 输入(FT) | UART1 的 MODEM 输入信号,清除发送,低有效; |
12 | RTS1 | 输出 | UART1 的 MODEM 输出信号,请求发送,低有效; |
10 | DTR0/TNOW0 | 输出 | UART0 的 MODEM 输出信号,数据终端就绪,低有效;UART0 的 RS485 发送和接收控制引脚;上电期间,如果 DTR0 引脚检测到外接了下拉电阻则 DTR0 和 DTR1 分别切换为 TNOW0 和 TNOW1 功能 |
7 | DTR1/TNOW1 | 输出 | UART1 的 MODEM 输出信号,数据终端就绪,低有效;UART1 的 RS485 发送和接收控制引脚 |
6.9 GPIO 相关引脚
引脚号 | 引脚名称 | 类型 | 引脚说明 |
---|
17 | GPIO0 | 输入(FT) 输出 | 通用 GPIO0,用于 IO 口输入或输出。 |
18 | GPIO1 | 输入(FT) 输出 | 通用 GPIO1,用于 IO 口输入或输出。 |
10 | GPIO2 | 输入 输出 | 通用 GPIO2,用于 IO 口输入或输出。 |
9 | GPIO3 | 输入 输出 | 通用 GPIO3,用于 IO 口输入或输出。 |
23 | GPIO4 | 输入(FT) 输出 | 通用 GPIO4,用于 IO 口输入或输出。 |
24 | GPIO5 | 输入(FT) 输出 | 通用 GPIO5,用于 IO 口输入或输出。 |
25 | GPIO6 | 输入(FT) 输出 | 通用 GPIO6,用于 IO 口输入或输出。 |
26 | GPIO7 | 输入(FT) 输出 | 通用 GPIO7,用于 IO 口输入或输出。 |
注 1:CH347F 的第 17 和第 18 引脚的电源来自 VCC,为 3.3V 信号电平;其它引脚的电源来自 VIO,为 VIO 相匹配的 3.3V/2.5/1.8V 信号电平。
4.3. CH347T 引脚
6.10 标准的公共引脚
引脚号 | 引脚名称 | 类型 | 引脚说明 |
---|
14 | VCC | 电源 | 电源调节器正电源输入端,需要外接退耦电容 |
18 | GND | 电源 | 公共接地端,需要连接 USB 总线的地线 |
1 | RST# | 输入 | 外部复位输入端,低电平有效,内置上拉电阻 |
17 | UD+ | USB 信号 | 直接连到 USB 总线的 D+数据线,不能额外串接电阻 |
16 | UD- | USB 信号 | 直接连到 USB 总线的 D-数据线,不能额外串接电阻 |
19 | XI | 输入 | 晶体振荡输入端 |
20 | XO | 输出 | 晶体振荡反相输出端 |
6.11 工作模式配置引脚
引脚号 | 引脚名称 | 类型 | 引脚说明 |
---|
10 | DTR1/TNOW1 | 复位期间输入(FT) | 芯片复位时为工作模式 MODE0 配置引脚 0,配合 MODE1 引脚使用,内置上拉电阻 |
13 | RTS1/GPIO7 | 复位期间输入(FT) | 芯片复位时为工作模式 MODE1 配置引脚 1,配合 MODE0 引脚使用,内置上拉电阻 |
6.12 工作模式 0 引脚
引脚号 | 引脚名称 | 类型 | 引脚说明 |
---|
8 | TXD0 | 输出 | UART0 的串行数据输出,空闲态为高电平 |
12 | RXD0 | 输入(FT) | UART0 的串行数据输入,内置上拉电阻 |
3 | TXD1 | 输出 | UART1 的串行数据输出,空闲态为高电平 |
4 | RXD1 | 输入(FT) | UART1 的串行数据输入,内置上拉电阻 |
9 | DTR0/TNOW0 / GPIO5 | 输出 | UART0 的 MODEM 输出信号,数据终端就绪,低有效;UART0 的 RS485 发送和接收控制引脚;通用 GPIO5,用于 IO 口输入或输出。上电期间,如果 DTR0 引脚检测到外接了下拉电阻则 DTR0 和 DTR1 分别切换为 TNOW0 和 TNOW1 功能 |
10 | DTR1/TNOW1 | 输出 | UART1 的 MODEM 输出信号,数据终端就绪,低有效;UART1 的 RS485 发送和接收控制引脚 |
6 | CTS0/GPIO0 | 输入(FT) | UART0 的 MODEM 输入信号,清除发送,低有效;通用 GPIO0,用于 IO 口输入或输出 |
7 | RTS0/GPIO1 | 输出 | UART0 的 MODEM 输出信号,请求发送,低有效;通用 GPIO1,用于 IO 口输入或输出。上电期间,如果 RTS0 引脚检测到外接了下拉电阻则禁用内部 EEPROM 中配置参数,启用芯片自带默认参数 |
2 | CTS1/GPIO6 | 输入(FT) | UART1 的 MODEM 输入信号,清除发送,低有效;通用 GPIO6,用于 IO 口输入或输出 |
13 | RTS1/GPIO7 | 输出 | UART1 的 MODEM 输出信号,请求发送,低有效;通用 GPIO7,用于 IO 口输入或输出 |
11 | RI0/GPIO3 | 输入(FT) | UART0 的 MODEM 输入信号,振铃指示,低有效;通用 GPIO3,用于 IO 口输入或输出 |
15 | DCD0/GPIO4 | 输入(FT) | UART0 的 MODEM 输入信号,载波检测,低有效;通用 GPIO4,用于 IO 口输入或输出 |
5 | DSR0/GPIO2 | 输入(FT) | UART0 的 MODEM 输入信号,数据装置就绪,低有效;通用 GPIO2,用于 IO 口输入或输出EB |
6.13 工作模式 1/2 引脚
引脚号 | 引脚名称 | 类型 | 引脚说明 |
---|
3 | TXD1 | 输出 | UART1 的串行数据输出,空闲态为高电平 |
4 | RXD1 | 输入(FT) | UART1 的串行数据输入,内置上拉电阻 |
10 | DTR1/TNOW1 | 输出 | UART1 的 MODEM 输出信号,数据终端就绪,低有效;UART1 的 RS485 发送和接收控制引脚 |
2 | CTS1 | 输入(FT) | UART1 的 MODEM 输入信号,清除发送,低有效 |
13 | RTS1 | 输出 | UART1 的 MODEM 输出信号,请求发送,低有效 |
7 | MISO | 输入(FT) | 4 线串口的数据输入,别名 DIN 或 SDI,内置上拉电阻 |
8 | MOSI | 输出 | 4 线串口的数据输出,别名 DOUT 或 SDO |
6 | SCK | 输出 | 4 线串口的时钟输出,别名 DCK |
5 | SCS0 | 输出 | 4 线串口的片选输出 0 |
9 | SCS1 | 输出 | 4 线串口的片选输出 1 |
12 | SDA | 输出 | 输入(FT) |
11 | SCL | 输出 | 2 线串口的时钟输出,内置上拉电阻 |
15 | ACT | 输出 | USB 配置完成状态输出引脚,低电平有效;上电期间,如果 ACT 引脚检测到外接了下拉电阻则 DTR1 切换为 TNOW1 功能 |
6.14 工作模式 3 引脚
引脚号 | 引脚名称 | 类型 | 引脚说明 |
---|
3 | TXD1 | 输出 | UART1 的串行数据输出,空闲态为高电平 |
4 | RXD1 | 输入(FT) | UART1 的串行数据输入,内置上拉电阻 |
10 | DTR1/TNOW1 | 输出 | UART1 的 MODEM 输出信号,数据终端就绪,低有效;UART1 的 RS485 发送和接收控制引脚 |
2 | CTS1 | 输入(FT) | UART1 的 MODEM 输入信号,清除发送,低有效 |
13 | RTS1 | 输出 | UART1 的 MODEM 输出信号,请求发送,低有效 |
8 | TDI | 输出 | JTAG 接口的数据输出 |
7 | TDO | 输入(FT) | JTAG 接口的数据输入,内置上拉电阻 |
6 | TCK | 输出 | JTAG 接口的时钟输出 |
9 | TRST | 输出 | JTAG 接口的复位输出 |
5 | TMS | 输出 | JTAG 接口的模式选择 |
11,12 | GPIO | 输入/输出 | 通用 GPIO,用于 IO 口输入或输出 |
15 | ACT | 输出 | USB 配置完成状态输出引脚,低电平有效;上电期间,如果 ACT 引脚检测到外接了下拉电阻则 DTR1 切换为 TNOW1 功能 |