Zynq-7000 系列是 Xilinx 设计的拥有 FPGA+ARM 的结合，全可编程这是一个野心

也是一个趋势，便于设计开发，加速产品上市 [51-53] ， Zynq-7020 芯片内部所集成的 FPGA

和 ARM 资源， FPGA 一种硬件可编程芯片， ARM 是基于 RISC 的微处理器，具有软件

可编程性，两者结合稳定性和灵活性高 [54-56] 。 ZYNQ 的 PS 和 PL 之间的传输采用了 AXI

总线，两者之间的数据传输是通过乒乓缓存的方式进行，

ZYNQ 的 PS 包含处理器和 DDR

控制器， PL 部分包含 Xilinx 的 Artix 处理器， PS 和 PL 的集成让 ZYNQ 既拥有了极其

强大的扩展性，又降低了开发难度，提高了数据传输的稳定性 [57-61] 。

3.2.2 DAC 转换电路

选用 AD9767 将 ROM 查找表中的数字量转换为模拟量。 AD9767 是一个双通道，高

速 14 位 CMOS DAC 最高数模转换速度可达 125MSPS 。 AVDD 引脚为模拟电压输入，

输入电压范围最高可达到 6.5V ， AVDD 引脚的电压最高值限定了模拟电压的范围。

DVDD 引脚为数字电压输入，输入电压范围最高可达到 6.5V ， DVDD 引脚电压幅值过

高导致 AD9767 会提高对数字电压高电平所要求的实际电压数值。

AD9767 里内部含有控制放大器，用于调节全尺度输出电流 I OUTFS ，全尺度输出电流

I OUTFS 是参考电流 I REF 的 32 倍。

其中 DAC CODE 表示 AD9767 的输入数字量， AD9767 有两个数字输入通道，每个

输入数字通道都有 14 个并联输入且都有独立的 WRT 线和 CLK 线。当 MODE 引脚绑定

为逻辑 1 时， AD9767 将进入双端口模式，这时每个 DACs 都有自己完全独立的数字输

入和控制线，两者互不干扰。

数字量会进入到输入锁存器中，之后会进入到 DAC 锁存器，最后模拟量会得到新

值。其中 WRT 线路控制通道输入锁存，而 CLK 线路控制 DAC 锁存，两组锁存器都会

在各自的控制线的上升边缘进行更新。在 AD9767PCB 布线的时候，可以将 WRT 和 CLK

接在一起，使得两组锁存器同时更新，但 CLK 不可以滞后 WRT ，否则将突破数据的建

立保持时间，会使得数据的输出出现错误。

当 MODE 引脚设定为逻辑 0 时， AD9767 会以交错模式运行，此时 WRT1 将作为

IQWRT 而 CLK1 将作为 IQCLK ， WRT2 作为 IQSEL ， CLK2 作为 IQRESET 。在 IQWRT

的上升沿，数字量会进入到设备中。当 IQSEL 为逻辑 1 时，数字量会进入到通道 1,当

 如图 3-5 所示 AD8066 差分输出由 R20，R26，R21 和 R2 确定。

将 OPA544F 运放设置成同相放大，用±12V 供电，组成同相放大电路。