锁相环（Phase-Locked Loop, PLL）

一、基本概念及原理

是一个能够比较输出与输入相位差的反馈系统，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，使振荡信号同步至参考信号。

下图为简单锁相环的结构示意图：

PD(Phase Detector)：鉴相器

LPF（Low Pass Filter）：低通滤波器

VCO（Voltage Control Oscillator）:压控振荡器

通过反复的鉴相和调整，最终VCO的输出信号频率和输入信号频率一致，这时PLL电路就进入了锁定状态。

即，当PLL锁定时，其输出相对于输入存在一个小的相位误差，但频率是精确相同的。

二、主要应用