408计算机组成原理错题知识点拾遗

个人向错题相关部分整理，涵盖真题、模拟、课后习题等。

408相关：
- 408数据结构错题知识点拾遗
  - 408数据结构常考算法基础训练等待完善
- 408计算机组成原理错题知识点拾遗
- 408操作系统错题知识点拾遗等待完善
- 408计算机网络错题知识点拾遗
  - 408计算机网络各层协议简记等待完善

第一章计算机系统概述

将源程序转换为可执行目标文件的过程分为预处理、编译、汇编、链接。
翻译程序主要有两种：编译程序和解释程序。
- 翻译程序是指将**源程序（源代码）转换成目标程序（目标代码）**的软件。
- 大多数翻译程序是将高级语言编写的程序翻译为机器语言形式的可执行程序。但是也有些翻译程序将源程序翻译成其他高级语言或者字节码等中间形式。翻译程序不是语言处理程序。（百科）
- 主要包括编译程序和解释程序，汇编程序也被认为是翻译程序。
- 2016年真题12（看清题目，源程序->目标代码文件）

2016年真题12这一题有点表述歧义，是计组17年里程碑之前的最后一年的试题。

ALU的宽度通常和机器字长相等（即通用寄存器位长），MAR和地址线位数相等，MDR和数据线位数相等。

第二章数据的表示和运算

IEEE754的float类型，指数8位，人为规定规范数取值范围1~254（不包括0和255，即二进制下全0和全1，其用作特定作用，如下所示），既最小人为规定所表示阶码是**-126-127**（移码减 127）
*计算时，是将阶码对应十进制数去减127，所得即为阶码正确十进制数

移码部分全0是非规格数（表示0以及非常靠近0的数，即没有隐藏位1，注意区分NaN非数，非规格数虽然是非规格的，但依然是数字）；移码部分全1是特殊数（无穷大、NaN特殊标记，特殊标记不表示数）。
wd模拟五14
- 下列关于机器零的说法正确的是B
- * 上溢才会暂停运行，下溢当作0处理（机器零）。
  *
- 规格化规定了尾数绝对值≥1/R（R为基数），并≤1，机器零显然不符合定义。
- 定点数中的零就是零，而不是趋近于零的机器零（即超出表示范围，无限趋近于0）。
- 机器零与真值零的区别是：机器零在数轴上表示为0点及其附近的一段区域，即在计算机中小到机器数的精度达不到的数均视为“机器零”，而真值零则表示0这一个点。

第三章存储系统

DRAM是行列地址复用，刷新一般是按行刷新。为减少刷新开销，选行数较少的。
- DRAM读后需要刷新（再生），即破坏性读出，而SRAM不需要。
- SDRAM也是DRAM现在最常用的一种。
CD-ROM属于光盘存储器，是机械式，与ROM有本质区别。叫做ROM只是为了突出only-read。
FLASH存储器是E²PROM改进，能实现随机存储，但原理上仍是ROM，不属于RAM随机存储器。
TLB是SRAM
注意区分虚页号在图中是十进制还是十六进制。
- 2022-15
- 注意cache缺失是硬件处理，而缺页中断是软件处理。
- cache缺失并不在MMU地址转换过程中进行检测。
提高RAID可靠性的措施主要是对磁盘进行镜像和奇偶校验。
- 条带化是数据分片，提高读写速度，但没用冗余。
固态硬盘SSD相关考点

第四章指令系统

指令字长要符合计算机编址方式。23+1=24位
直接寻址
- 主存地址没有负数，不是相对寻址。
扩展操作码
水平型微指令和垂直型微指令
- 水平型微指令
  - 直接编码（1、0全水平表示，简单速度快、并行性好，微指令字长过长）
  - 字段直接编码（互斥分组，缩短微指令长度、需要译码后再发出微命令速度慢）
  - 字段混合编码（混合上两种）

第五章中央处理器

数据在指令执行过程中所经过的路径，包括路径上的部件称为数据通路。 如程序计数器PC、ALU、通用寄存器、PSW、异常中断处理逻辑等。包括组合逻辑（操作，不含存储信号的记忆单元）+时序逻辑（状态，包含有存储信号的记忆单元）
- 组合逻辑：加法器、ALU、译码器、多路选择器、三态门等
- 时序逻辑：各类寄存器和存储器，通用寄存器、PC、PSW、移位、暂存、锁存
- 数据通路由控制部件控制，所以不包含控制部件。
数据冒险：数据相关，在程序中存在必须等前一条指令执行完才能执行后一条指令的情况。
- 注意****数据旁路技术解决不了Load-use数据冒险，原因是从内存中取数要在Mem后，而不是EX执行后。（2023）
2022年计组真题
- 注意MAR和MDR的in和out，对应的是内部总线（片内总线）还是系统总线。
- ALU相连两个暂存器Y、Z（输入端和输出端）
  - 单总线上每个时刻只有一个数据有效，ALU有两个输入端和一个输出端。因此需要缓存输入端的一个数据和输出端的数据。
    - ALU没有存储功能，执行运算时需要保持两个输入端同时有效。
    - 输出端不能直接与总线相连，否则会通过总线反馈到输入端，影响运算结果。
- 在加减法中，OF的逻辑表达式。
  - A+B=F，如果一正一负，不可能溢出。所以只有两个都是正或两个都是负，才可能发生溢出。此时F的符号与AB相反。
  - A-B=F，如果AB同号，不可能溢出。A为正，B为负，F为负溢出；A为负，B为正，F为正溢出。
单周期处理器必须采用多总线结构。
将每条机器指令编写成⼀个微程序，每个微程序包含若⼲微指令，每条微指令对应⼀个或⼏个微操作命令
- 机器指令=微程序---->若⼲微指令----->一些微操作命令
指令cache与数据cache分离后，可以减少指令流水线的冲突。（2014）
- 取值部分和取数部分。IF、ID、EX、Mem、WB

第六章总线

各总线通过桥接器相连，桥接器起流量交换作用。
PCI-Express总线都采用串行数据包传输数据。（计算机系统的局部总线）
- USB是通⽤串行总线（设备总线）
  - 即插即⽤，热插拔，有很强的连接能⼒，有很好的可扩展性；⾼速传输
总线数据传输率=总线工作频率（总线宽度/8）
- 为提高传输率，可以提高f、位宽、支持突发传输。
  - 突发传输（猝发传输）是在一个总线周期内传输存储地址连续的多个数据字。
n通道存储器总线，则存储器总线的总带宽 = n * 单总线位宽 * 总线工作频率f
QPI总线-全双工
- 总线带宽 = 每秒传送次数2B2
- 后面这个2是因为双向通信，要把另一边的也加上。
(2021-19)同步总线和异步总线
- 同步总线由时钟信号定时，时钟频率不一定等于工作频率。（一次总线事务可能需要多个时钟周期）
- 异步总线由握手信号定时，一次握手过程完成多位数据交换。
  - 异步定时方式分类

第七章输入/输出系统

中断来自CPU执行指令以外的事件，即中断请求的产生与当前指令的执行无关。
- 外部设备通常不能发出不可屏蔽中断，所以CPU只有在中断允许状态下，才能响应外部设备的中断请求。
- NMI不可屏蔽中断被处理是被认为无中断响应周期的。所以考虑中断响应周期时只考虑可屏蔽中断。
DMA传送前由设备驱动程序设置传送参数。
中断响应阶段：
* CPU关中断、保护断点和程序状态、识别中断源。
中断服务程序的最后一条指令是中断返回指令而不是无条件转移指令。
CPU响应中断的条件：
- 中断源有中断请求
- CPU允许中断和开中断（异常和不可屏蔽中断不受此影响）
- 一条指令执行完毕（异常不受此限制），且没有更紧迫的任务
- 2021年真题22，由上可知BCD正确。
- C选项正确，虽然通常认为NMI不可屏蔽中断，在关中断时也能被处理。但是有教材认为NMI被响应时是无中断响应周期的。所以考虑中断响应周期时只考虑可屏蔽中断。
被屏蔽的中断要想得到响应，需要回到主程序才能得到响应。
- 中断优先级：C>A>B>D
- B被A屏蔽后，要想再次让B得到响应，需要回到主程序重新进行中断响应。
异常（内中断）分类
- 按软硬件故障
- 按发生异常的报告、返回形式（故障、自陷、终止）
IO方式，软件硬件相结合实现的方式是程序中断和通道。