1 Cortex-M3概述

1.1 ARM 处理器

对于ARM处理器而言，其目前有Classic系列、Cortex-M系列、Cortex-R系列、Cortex-A系列和ARM SecurCore系列5个大类。

目前最常见的Cortex系列，用于如下：

ARM公司推出的常见处理器和架构版本简要对比：

架构版本	处理器
ARMv1	ARM1
ARMv2	ARM2、ARM3
ARMv3	ARM6、ARM7
ARMv4	StrongARM、ARM7TDMI、ARM9TDMI
ARMv5	ARM7EJ、ARM9E、ARM10E、XScale
ARMv6	ARM11、ARM Cortex-M
ARMv7	Cortex-A系列可以运行Linux等操作系统：Cortex-A8/9/5/7/15/17 Cortex-R系列主要用于实时应用领域：Cortex-R4/5/6/7 Cortex-M系列用于嵌入式系统的微控制器：Cortex-M3/4/7
ARMv8	也称为ARM 64位架构，主要用于服务器和高性能应用。该架构支持ARM和Thumb指令集，还增强了虚拟化和安全性能：Cortex-A32/35/53/57/72/73 R52

Cortex-M3是ARM公司推出的一款基于ARMv7架构的32位微控制器核心，具有以下功能和性能特点：

Cortex-M3处理器中央处理核心包括：

其主要特性如下：

NVIC是Cortex-M3的中断控制器，它的存在提高了嵌入式系统的可靠性、响应速度和方便软件编程，特点如下：

NVIC与CPU紧耦合，包含若干系统控制寄存器
支持多达240个外部中断
- 每个中断都有自己的中断优先级
- 中断优先级由8位的优先级和4位的子优先级组成
- 可以通过配置控制器来设置中断优先级
支持嵌套中断和优先级继承
- 当中断正在被处理，如有更高优先级中断请求，NVIC中断当前中断，优先响应更高优先级的中断请求，并在处理完毕后回到原来被中断的中断程序中继续执行。
支持向量表重定位
- Cortex-M3的向量表可以位于内存中的任意地址，并且可以在运行时动态地进行重定位，这使得系统可以更加灵活地进行中断处理。
支持中断屏蔽和中断使能
- NVIC支持对中断进行屏蔽和使能，这使得处理器可以根据需要灵活地控制中断的响应和处理。
SysTick 定时器
- SysTick 定时器在NVIC内部实现
- SysTick定时器是一个非常基本的倒计时定时器，用于在每隔一定的时间产生一个中断，即使是系统在睡眠模式下也能工作

寄存器分类		寄存器	功能描述
通用寄存器	通用寄存器	R0-R12	用于数据操作，绝大多数16位Thumb指令只能访问R0-R7，而32 位Thumb-2指令可以访问所有寄存器
	堆栈指针寄存器SP	R13	主堆栈指针(MSP):复位后缺省使用的堆栈指针进程堆栈指针(PSP):应用程序代码使用
	连接寄存器LR	R14	当调用一个子程序时，由R14存储返回地址
	程序计数寄存器PC	R15	指向当前的程序地址。修改其值，能改变程序执行流
特殊功能寄存器	程序状态寄存器 PSRs	APSR	应用 PSR(APSR)包含条件代码标志
		IPSR	中断 PSR(IPSR)包含当前激活的异常的ISR编号
		EPSR	执行 PSR(EPSR)包含两个重叠的区域
	中断屏蔽寄存器	PRIMASK	除能所有中断—不可屏蔽中断（NMI）除外
		FAULTMASK	除能所有fault—NMI除外，被除能faults会“上访”
		BASEPRI	除能所有优先级不高于某个具体数值的中断
	控制寄存器	CONTROL	定义特权状态，决定使用哪一个堆栈指针

寄存器名	bit	描述	备注
CONTROL	0	0表示特权级的线程模式，	当在特权级下操作时才允许写该位用户级唯一返回特权级的途径，触发一个（软）中断，再由服务例程改写该位
		1表示用户级的线程模式
	1	0表示选择MSP	仅处于特权级的线程模式下，此位才可写异常返回，修改LR位2，能实现模式切换
		1表示选择PSP

堆栈指针用于访问堆栈，只需要两条指令，PUSH和POP，默认使用 MSP。通常进入子程序后，第一件事把寄存器值PUSH入堆栈中，子程序退出前POP曾经PUSH的寄存器。

处理器状态可分为3类，因此有3个程序状态寄存器
程序状态寄存器里存放了两类信息
- 一类体现当前指令执行结果的各种状态信息，如有无进位（CY位），有无溢出（OV位），结果正负（SF位），结果是否为零（ZF位），奇偶标志位（P位）等。
- 一类存放控制信息，如允许中断(IF位)，trace标志（TF位）等
执行 PSR(EPSR)包含两个重叠的区域：
- 用于 If-Then（ IT）指令的执行状态区，以及T位（Thumb 状态位）。
- 可中断-可继续(interruptible-continuable)指令（ ICI）区，用于被打断的多寄存器加载和存储指令