FSMC—扩展外部SRAM

前言

SRAM

SRAM控制原理

SRAM芯片外观

SRAM芯片的内部功能框架

SRAM信号线

SRAM的存储矩阵

地址译码器、列I/O及I/O数据电路

控制电路

SRAM的读写流程

FSMC

FSMC简介

FSMC框图剖析

通讯引脚

存储器控制器

时钟控制逻辑

FSMC的地址映射

FSMC控制SRAM的时序

FSMC—扩展外部SRAM

前言

FSMC是STM32芯片的一个片上外设。STM32F103VET6由于是100引脚，引脚数量不支持扩展外部SRAM，STM32F103ZET6 144脚才支持。

PS：

相对于霸道开发板，指南者开发板使用的STM32VET6芯片引脚数不足，不能扩展SRAM。

这是由STM32VET6芯片决定的，不能扩展SRAM。

但控制SRAM时使用的STM32 FSMC外设很值得学习，

在后面章节的指南者控制液晶屏程序也是使用FSMC外设的。

SRAM

SRAM控制原理

STM32控制器芯片内部有一定大小的SRAM及FLASH作为内存和程序存储空间，但当程序较大，内存和程序空间不足时，就需要在STM32芯片的外部扩展存储器了。STM32F103ZE系列芯片可以扩展外部SRAM用作内存。

给STM32芯片扩展内存与给PC扩展内存的原理是一样的，只是PC上一般以内存条的形式扩展，而且内存条实质是由多个内存颗粒(即SDRAM芯片)组成的通用标准模块，而STM32扩展时，直接直接与SRAM芯片连接。

SRAM芯片外观

型号为IS62WV51216的SRAM芯片外观

一共有44个引脚

SRAM芯片的内部功能框架

SRAM信号线

SRAM的控制比较简单，只要控制信号线使能了访问，从地址线输入要访问的地址，即可从I/O数据线写入或读出数据。

SRAM的存储矩阵

SRAM内部包含的存储阵列，可以把它理解成一张表格，数据就填在这张表格上。和表格查找一样，指定一个行地址和列地址，就可以精确地找到目标单元格，这是SRAM芯片寻址的基本原理。这样的每个单元格被称为存储单元，而这样的表则被称为存储矩阵。

地址译码器、列I/O及I/O数据电路

地址译码器把N根地址线转换成2N根信号线，每根信号线对应一行或一列存储单元，通过地址线找到具体的存储单元，实现寻址。

本实例中的SRAM比较小，没有列地址线，它的数据宽度为16位，即一个行地址对应2字节空间，框图中左侧的A0-A18是行址信号，18根地址线一共可以表示2^18=28x1024=512K行存储单元（每个存储单元2个字节），所以它一共能访问512Kx16bits大小的空间，共1024K字节空间。

访问时，使用UB#或LB#线控制数据宽度，分别控制高八位数据线和第八位数据线（低电平有效），从而进行高字节和低字节的读写。

控制电路

控制电路主要包含了片选、读写使能以及上面提到的宽度控制信号UB#和LB#。利用CS2或CS1#片选信号，可以把多个SRAM芯片组成一个大容量的内存条。OE#和WE#可以控制读写使能，防止误操作。

SRAM的读写流程

SRAM使用异步通信，没有时钟信号线

对SRAM进行读数据时，它各个信号线的时序流程如下：

其中要设置tRC不低于55ns，tAA不低于33ns，tDOE不超过25ns。

对SRAM进行写数据时，它各个信号线的时序流程如下：

WE非最低要使能40ns，tSD最低25ns，tHD可以为0

时间参数可以通过手册查阅

读写时序的流程很类似，过程如下：

(1) 主机使用地址信号线发出要访问的存储器目标地址；

(2) 控制片选信号CS1#及CS2#使能存储器芯片；

(3) 若是要进行读操作，则控制读使能信号OE#表示要读数据，若进行写操作则控制写使能信号WE#表示要写数据；

(4) 使用掩码信号LB#与UB#指示要访问目标地址的高、低字节部分；

(5) 若是读取过程，存储器会通过数据线向主机输出目标数据，若是写入过程，主要使用数据线向存储器传输目标数据。

FSMC

可以通过数据手册知道STM32F103VET6和ZET6都具有FSMC外设

FSMC简介

STM32F1系列芯片使用FSMC外设来管理扩展的存储器，FSMC是Flexible Static Memory Controller的缩写，译为灵活的静态存储控制器。它可以用于驱动包括SRAM、NOR FLASH以及NAND FLSAH类型的存储器，不能驱动如SDRAM这种动态的存储器而在STM32F429系列的控制器中，它具有FMC外设，支持控制SDRAM存储器。

FSMC框图剖析

普通外设是挂载在APB1或APB2外设总线上，而FSMC是直接挂载在AHB系统总线上的，因此FSMC的地址线和数据线都是直接从内核上面引出来的，所以可以通过访问内存的地址就可以控制SRAM、NOR FLASH以及NAND FLSAH类型的存储器

通讯引脚

由于控制不同类型存储器的时候会有一些不同的引脚，看起来有非常多，其中地址线FSMC_A和数据线FSMC_D是所有控制器都共用的。

SRAM使用到的引脚如下

其中比较特殊的FSMC_NE是用于控制SRAM芯片的控制信号线，STM32具有FSMC_NE1/2/3/4号引脚为片选信号引脚，不同的引脚对应STM32内部不同的地址区域，从而可以控制多个SRAM，扩展更多的存储空间。

例如，当STM32访问0x68000000-0x6BFFFFFF地址空间时，FSMC_NE3引脚会自动设置为低电平，由于它连接到SRAM的CE#引脚，所以SRAM的片选被使能，而访问0x60000000-0x63FFFFFF地址时，FSMC_NE1会输出低电平。当使用不同的FSMC_NE引脚连接外部存储器时，STM32访问SRAM的地址不一样，从而达到控制多块SRAM芯片的目的。

存储器控制器

上面不同类型的引脚是连接到FSMC内部对应的存储控制器中的。NOR/PSRAM/SRAM设备使用相同的控制器，NAND/PC卡设备使用相同的控制器，不同的控制器有专用的寄存器用于配置其工作模式。

控制SRAM的有FSMC_BCR1/2/3/4控制寄存器、FSMC_BTR1/2/3/4片选时序寄存器以及FSMC_BWTR1/2/3/4写时序寄存器。每种寄存器都有4个，分别对应于4个不同的存储区域，各种寄存器介绍如下：

FSMC_BCR控制寄存器可配置要控制的存储器类型、数据线宽度以及信号有效极性能参数。

FMC_BTR时序寄存器用于配置SRAM访问时的各种时间延迟，如数据保持时间、地址保持时间等。

FMC_BWTR写时序寄存器与FMC_BTR寄存器控制的参数类似，它专门用于控制写时序的时间参数。

具体查看参考手册

时钟控制逻辑

FSMC外设挂载在AHB总线上，时钟信号来自于HCLK(默认72MHz)，控制器的同步时钟输出就是由它分频得到。例如，NOR控制器的FSMC_CLK引脚输出的时钟，它可用于与同步类型的SRAM芯片进行同步通讯，它的时钟频率可通过FSMC_BTR寄存器的CLKDIV位配置，可以配置为HCLK的1/2或1/3，也就是说，若它与同步类型的SRAM通讯时，同步时钟最高频率为36MHz。本示例中的SRAM为异步类型的存储器，不使用同步时钟信号，所以时钟分频配置不起作用。

FSMC的地址映射

FSMC连接好外部的存储器并初始化后，就可以直接通过访问地址来读写数据。

FSMC访问存储器的方式与I2C EEPROM、SPI FLASH的不一样，后两种方式都需要控制I2C或SPI总线给存储器发送地址，然后获取数据；在程序里，这个地址和数据都需要分开使用不同的变量存储，并且访问时还需要使用代码控制发送读写命令。

而使用FSMC外接存储器时，其存储单元是映射到STM32的内部寻址空间的；在程序里，定义一个指向这些地址的指针，然后就可以通过指针直接修改该存储单元的内容，FSMC外设会自动完成数据访问过程，读写命令之类的操作不需要程序控制。

图中左侧的是Cortex-M3内核的存储空间分配，右侧是STM32 FSMC外设的地址映射。可以看到FSMC的NOR/PSRAM/SRAM/NAND FLASH以及PC卡的地址都在External RAM地址空间内。

正是因为存在这样的地址映射，使得访问FSMC控制的存储器时，就跟访问STM32的片上外设寄存器一样(片上外设的地址映射即图中左侧的“Peripheral”区域)。

FSMC把整个External RAM存储区域分成了4个Bank区域，并分配了地址范围及适用的存储器类型，如NOR及SRAM存储器只能使用Bank1的地址。

在NOR及SRAM区域，每个Bank的内部又分成了4个小块，每个小块有相应的控制引脚用于连接片选信号，如FSMC_NE[4:1]信号线可用于选择BANK1内部的4小块地址区域，当STM32访问0x68000000-0x6BFFFFFF地址空间时，会访问到Bank1的第3小块区域，相应的FSMC_NE3信号线会输出控制信号。

FSMC控制SRAM的时序

FSMC外设支持输出多种不同的时序以便于控制不同的存储器，它具有ABCD四种模式，下面我们仅针对控制SRAM使用的模式A进行讲解，不同模式可根据参考手册来配置

读时序

ADDSET+1控制在55ns（twc的最小时间）以内，DATAST+1必须大于25ns（tDOE最大时间）

当内核发出访问某个指向外部存储器地址时，FSMC外设会根据配置控制信号线产生时序访问存储器，上图中的是访问外部SRAM时FSMC外设的读写时序。

以读时序为例，该图表示一个存储器操作周期由地址建立周期(ADDSET)、数据建立周期(DATAST)以及2个HCLK周期（1/72Mhz）组成。在地址建立周期中，地址线发出要访问的地址，数据掩码信号线指示出要读取地址的高、低字节部分，片选信号使能存储器芯片；地址建立周期结束后读使能信号线发出读使能信号，接着存储器通过数据信号线把目标数据传输给FSMC，FSMC把它交给内核。（ADDSET和DATAST使用FSMC_BTR寄存器控制）

写时序类似，区别是它的一个存储器操作周期仅由地址建立周期(ADDSET)和数据建立周期(DATAST)组成，且在数据建立周期期间写使能信号线发出写信号，接着FSMC把数据通过数据线传输到存储器中。

写时序