PLL 设计理论

news2025/1/11 4:14:26

鉴相器的输出驱动电荷泵的开关，再经过滤波器得到一个输出电压，通过VCO产生一个频率，再通过分频器反馈回鉴相器。

杂散：常见的杂散分为参考杂散和小数杂散。参考杂散是指在锁相环输出信号的频谱中，特定频偏处出现的非理想成分，假设参考时钟为fref，晶振时钟为f0，则参考杂散就会出现在f0±Nfref频偏处。小数杂散主要出现在带有小数分频的频率合成器中，它是由于分频器中，其分频比不断变化，导致频谱上出现一些离散的杂散分量。

杂散的优化，可以降低压控振荡器的增益KVCO或者增加参考时钟的频率fref，对于一般的设计来说KVCO和fref都是经过系统的整体性能折中之后定出来的，故优化杂散的最有效的方法就是减小△VC（VCO输入信号Vctrl上的波纹）。

$spur=10log\left ( \frac{KVCO\cdot \Delta VC}{2fref} \right )^{2}=10log\frac{KVCO\cdot \Delta VC}{2fref}$

锁定时间是从一个频率跳变到另一个目标频率所经历的时间。在锁定到目标频率之前，系统必然会经历一个无用的过程，这就造成了时间和功耗上的损失。要减小锁定时间，可以增大环路带宽。

$T_{lock}=\frac{4}{f_{c}}$

传输函数的分析

将PFD和CP看成一个整体，称为鉴相器，该模块的输入为两个时钟信号，输出为两个时钟信号的相位差，其可实现相位转换成电流的功能，Kd表示鉴相器从输入到输出的传输函数。理想的鉴相器传输函数是一条输入信号正比于相位差过零点的直线。

三阶环路滤波器贡献一个零点和三个极点，分别位于原点，第二级点和第三极点处。

$Z\left ( S \right )=\frac{1}{S\left ( C1+C2+C3 \right )}*\frac{1+\frac{S}{\omega z}}{\left ( 1+\frac{1}{\omega p2} \right )\left ( 1+\frac{1}{\omega p3} \right )}$

其中，零点是1/R1C1，第二级点是1/R1(C2+C3)，第三极点是1/R3(C1//C2)

理想压控振荡器的输出频率随输入电压线性变化，由于相位与频率之间成导数关系，故VCO的传输函数为 $\frac{KVCO}{S}$

分频器的作用时将输入频率除以一个倍数转换成输出频率，故传输函数为1/N

开环传输函数 $Ho=\frac{Kd*Z\left ( S \right )KVCO}{N*S}$

锁相环系统的总的输出噪声等于输入参考时钟的相位噪声，电荷泵（CP）的电流噪声，环路滤波器（LP）的电压噪声，压控振荡器的相位噪声，分频器的相位噪声，分别乘以各自噪声源到输出端的传递函数，然后将其相加，即可得到总的相位噪声。

噪声源	传输函数	特性
输入参考噪声	$N\cdot \frac{Ho}{1+Ho}$	低通
CP噪声	$\frac{N}{Kd}\frac{Ho}{1+Ho}$	低通
LP噪声	$\frac{KVCO}{S}\frac{1}{1+Ho}$	带通
VCO噪声	$\frac{1}{1+Ho}$	高通
DIV噪声	$-N\frac{Ho}{1+Ho}$	低通