【Verilog】汉明码

news2025/2/24 9:16:30

文章目录

      • 汉明码
        • 定义
        • 校验位个数
        • 编码规则
        • 一个例子
          • 编码
          • 解码
        • C++实现
          • 功能编写
          • 测试结果
        • Verilog实现
          • .v功能代码
          • testbench
          • 波形

汉明码

定义

  • 在传输的信息流中插入验证码，侦测单一比特错误
  • 只能发现和修正一位错误，对于两位或两位以上的错误无法发现与修正

校验位个数

  • 2r ≥ k + r + 1
  • 其中：
    • k为数据位
    • r为校验位

编码规则

  • 在新的编码的2(k - 1)( k >= 0)位上填入0（即校验位），把新的编码的其余位把源码按原顺序填入
  • 校验位的编码方式为：
    • 第k位校验码从则从新的编码的第2(k - 1)位开始，每计算2(k - 1)位的异或，跳2(k - 1)位，再计算下一组2(k - 1)位的异或，填入2(k - 1)位
    • 比如：
      • 第1位校验码位于新的编码的第1位(2 (1-1) == 1)（汉明码从1位开始），计算1,3,5,7,9,11,13,15,…位的异或，填入新的编码的第1位
      • 第2位校验码位于新的编码的第2位(2 (2-1) == 2)，计算2,3,6,7,10,11,14,15,…位的异或，填入新的编码的第2位
      • 第3位校验码位于新的编码的第4位(2 (3-1) == 4)，计算4,5,6,7,12,13,14,15,20,21,22,23,…位的异或，填入新的编码的第4位
      • 第4位校验码位于新的编码的第8位(2 (4-1) == 8)，计算8-15,24-31,40-47,…位的异或，填入新的编码的第8位
      • 第5位校验码位于新的编码的第16位(2 (5-1) == 16)，计算16-31,48-63,80-95,…位的异或，填入新的编码的第16位

一个例子

  • 以10101编码为例，创建一个汉明码编码的空间，并且需要将原本数据位的校验位放置于对应位置中
  • 计算校验位数
    • 23 < 5 + 3 + 1
    • 24 ≥ 5 + 4 + 1
    • r = 4
  • 数据位记为P1~P5 = 10101
  • 校验位记为C1~C4
  • 数据输出为：C1C2P1C3P2P3P4C4P5
编码
  • 计算校验位
    • C1 = P1 ^ P2 ^ P4 ^ P5 = 1 ^ 0 ^ 0 ^ 1 = 0
    • C2 = P1 ^ P3 ^ P4 = 1 ^ 1 ^ 0 = 0
    • C3 = P2 ^ P3 ^ P4 = 0 ^ 1 ^ 0 = 1
    • C4 = P5 = 1
  • 插入校验位
    • C1C2P1C3P2P3P4C4P5 = 001101011
解码
  • 假设收到的编码数据为：001101001
  • 计算校验位数
    • 23 < 5 + 3 + 1
    • 24 ≥ 5 + 4 + 1
    • r = 4
  • 2(k - 1)（k = 1, 2, 3, 4）为校验位位置
  • 校验
    • C1 ^ P1 ^ P2 ^ P4 ^ P5 = 0 ^ 1 ^ 0 ^ 0 ^ 1 = 0
    • C2 ^ P1 ^ P3 ^ P4 = 0 ^ 1 ^ 1 ^ 0 = 0
    • C3 ^ P2 ^ P3 ^ P4 = 1 ^ 0 ^ 1 ^ 0 = 0
    • C4 ^ P5 = 0 ^ 1 = 1
  • 将各校验结果逆序排列 = 2’b1000 = 1’d8
  • 则第8位出错，纠正后 = 001101001 -> 001101011

C++实现

功能编写
  • 计算编码校验位
// calculate the number of check digits for encode
auto cal(size_t sz) -> decltype(auto)
{
  decltype(sz) k = 0;
  decltype(sz) cur = 1;
  while (cur - 1 < sz + k)
  {
    cur <<= 1;
    k++;
  }
  return k;
}
  • 编码
// encode
bool encode(const string &data, string &str)
{

  str.clear();
  auto check = cal(data.size());
  str.resize(data.size() + check);

  for (decltype(str.size()) i = 0, j = 0, p = 0; i != str.size(); i++)
  {
    if ((i + 1) == pow(2, p) && p < check)
    {
      str[i] = '0';
      p++;
    }
    else if (data[j] == '0' || data[j] == '1')
    {
      str[i] = data[j++];
    }
    else
    {
      return false;
    }
  }

  for (auto i = 0; i != check; i++)
  {
    int count = 0, index = 1 << i;
    for (auto j = index - 1; j < str.size(); j += index)
    {
      for (auto k = 0; k != index && j < str.size(); k++, j++)
      {
        count ^= str[j] - '0';
      }
      str[index - 1] = '0' + count;
    }
  }

  return true;
}
  • 计算解码校验位
// calculate the number of check digits for decode
auto antical(size_t sz) -> decltype(auto)
{
  decltype(sz) k = 0;
  decltype(sz) cur = 1;
  while (cur < sz)
  {
    cur <<= 1;
    k++;
  }
  return k;
}
  • 解码
// decode
auto decode(string &data, string &str) -> decltype(auto)
{

  data.clear();
  auto check = antical(str.size());
  data.resize(str.size() - check);
  decltype(data.size()) sum = 0;

  for (decltype(check) i = 0; i != check; i++)
  {
    int pAnti = 0;
    decltype(check) index = 1 << i;
    for (decltype(str.size()) j = index - 1; j < str.size(); j += index)
    {
      for (auto k = 0; k < index && j < str.size(); j++, k++)
      {
        pAnti ^= str[j] - '0';
      }
    }
    sum += pAnti << i;
  }

  if (sum != 0)
  {
    str[sum - 1] = (1 - (int)(str[sum - 1] - '0')) + '0';
  }

  for (decltype(str.size()) i = 0, j = 0, k = 0; i != str.size(); i++)
  {
    if ((i + 1) == (1 << j) && j < check)
    {
      j++;
    }
    else
    {
      data[k++] = str[i];
    }
  }

  return sum;
}
测试结果
int main()
{
  string source, dest;
  while (cin >> source)
  {
    if (encode(source, dest))
    {
      cout << "source            : " << source << endl;
      cout << "dest              : " << dest << endl;
    }
    size_t index;
    cout << "input error index : ";
    cin >> index;
    auto check = dest.size();
    if (index != 0 && index <= dest.size())
    {
      dest[index - 1] = (1 - (int)(dest[index - 1] - '0')) + '0';
    }
    cout << "code              : " << dest << endl;
    auto ret = decode(source, dest);
    if (ret == 0)
    {
      cout << "source            : " << source << endl;
      cout << "dest              : " << dest << endl;
    }
    else
    {
      cout << "error index       : " << ret << endl;
      cout << "corret source     : " << source << endl;
      cout << "corret dest       : " << dest << endl;
    }
    cout << endl;
  }
  return 0;
}
  • 结果
    在这里插入图片描述

Verilog实现

.v功能代码
  • 编码
module ham_encoder(
  input  wire        clk,
  input  wire        rst_n,
  input  wire        data_v,
  input  wire [ 7:0] data_in,
  output reg         encode,
  output reg  [11:0] data_out
);

always @ (posedge clk or negedge rst_n) begin
  if (!rst_n) begin
    encode <= 1'b0;
  end else begin
    encode <= 1'b1;
  end
end

always @ (posedge clk or negedge rst_n) begin
  if (!rst_n) begin
    data_out <= 12'b0;
  end else if (data_v) begin
    data_out[11:4] <= data_in[7:0];
    data_out[3]    <= data_in[7]^data_in[5]^data_in[3]^data_in[2];
    data_out[2]    <= data_in[7]^data_in[6]^data_in[4]^data_in[2]^data_in[1];
    data_out[1]    <= data_in[7]^data_in[6]^data_in[5]^data_in[3]^data_in[1]^data_in[0];
    data_out[0]    <= data_in[6]^data_in[4]^data_in[3]^data_in[0];
  end else begin
    data_out <= 12'b0;
  end
end

endmodule
  • 解码
module	ham_decoder(
	input	 wire			   clk,
	input	 wire			   rst_n,
	input	 wire		     data_v,
	input	 wire	[11:0] data_in,
	output reg	[ 7:0] data_out,
	output reg				 decode
);

wire [ 3:0] checkout;
wire [11:0]	data;

always @ (posedge clk or negedge rst_n) begin
  if(!rst_n) begin 
    decode <= 1'd0;
  end else begin
    decode <= 1'b1;
  end
end

assign checkout[3] = data_in[11]^data_in[ 9]^data_in[7]^data_in[6]^data_in[3];
assign checkout[2] = data_in[11]^data_in[10]^data_in[8]^data_in[6]^data_in[5]^data_in[2];
assign checkout[1] = data_in[11]^data_in[10]^data_in[9]^data_in[7]^data_in[5]^data_in[4]^data_in[1];
assign checkout[0] = data_in[10]^data_in[ 8]^data_in[7]^data_in[4]^data_in[0];

assign	data[11] = data_in[11]^( checkout[3]& checkout[2]& checkout[1]&~checkout[0]); 
assign	data[10] = data_in[10]^(~checkout[3]& checkout[2]& checkout[1]& checkout[0]);
assign	data[ 9] = data_in[ 9]^( checkout[3]&~checkout[2]& checkout[1]&~checkout[0]);  
assign	data[ 8] = data_in[ 8]^(~checkout[3]& checkout[2]&~checkout[1]& checkout[0]);   
assign	data[ 7] = data_in[ 7]^( checkout[3]&~checkout[2]& checkout[1]& checkout[0]);   
assign	data[ 6] = data_in[ 6]^( checkout[3]& checkout[2]&~checkout[1]&~checkout[0]);  
assign	data[ 5] = data_in[ 5]^(~checkout[3]& checkout[2]& checkout[1]&~checkout[0]); 
assign	data[ 4] = data_in[ 4]^(~checkout[3]&~checkout[2]& checkout[1]& checkout[0]);  
assign	data[ 3] = data_in[ 3]^( checkout[3]&~checkout[2]&~checkout[1]&~checkout[0]); 
assign	data[ 2] = data_in[ 2]^(~checkout[3]& checkout[2]&~checkout[1]&~checkout[0]); 
assign	data[ 1] = data_in[ 1]^(~checkout[3]&~checkout[2]& checkout[1]&~checkout[0]);
assign	data[ 0] = data_in[ 0]^(~checkout[3]&~checkout[2]&~checkout[1]& checkout[0]);

always @(posedge clk or negedge rst_n) begin
	if (!rst_n) begin
		data_out<= 12'b0;
  end else if(decode) begin
		data_out <= data[11:4];
  end else begin
		data_out <= 12'b0;
  end
end

endmodule
testbench
`timescale  1ns / 1ps
`include "ham_encoder.v"
`include "ham_decoder.v"

module tb_ham;

// edge_detect Parameters
parameter PERIOD  = 10;


// Inputs
reg         clk                                  = 0 ;
reg         rst_n                                = 0 ;
reg         data_v                               = 0 ;
reg  [ 7:0] data_in                                  ;

// Output
wire [11:0] encoder                                  ;
wire        encode                                   ;
wire [ 7:0] decoder                                  ;
wire        decode                                   ;

initial begin
  forever begin
    #(PERIOD) clk = ~clk;
  end
end

initial begin
  #(PERIOD*2) rst_n = ~rst_n;
end

initial begin
  #(PERIOD*2)
  @ (posedge clk)
  data_in = 8'h35;
  data_v  = 1'b1;

  #(PERIOD*2)
  data_in = 8'h0;
  data_v  = 1'b0;
 
end


initial
begin
    $dumpfile("./build/ham.vcd");
    $dumpvars;

    #1000
    $finish;
end

ham_encoder  u_ham_encoder (
    .clk                     ( clk                         ),
    .rst_n                   ( rst_n                       ),
    .data_v                  ( data_v                      ),
    .data_in                 ( data_in   [ 7:0]            ),

    .encode                  ( encode                      ),
    .data_out                ( encoder                     )
);

wire [11:0] err_encoder;
assign err_encoder = {encoder[11:1], ~encoder[0]};

ham_decoder  u_ham_decoder (
    .clk                     ( clk                         ),
    .rst_n                   ( rst_n                       ),
    .data_v                  ( encode                      ),
    .data_in                 ( err_encoder                 ),

    .data_out                ( decoder[ 7:0]               ),
    .decode                  ( decode                      )
);


endmodule
波形

在这里插入图片描述

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：http://www.coloradmin.cn/o/623196.html

如若内容造成侵权/违法违规/事实不符，请联系多彩编程网进行投诉反馈，一经查实，立即删除！

相关文章

iSCSI共享存储搭建

iSCSI共享存储搭建

1.简介 iSCSI&#xff1a;Internet Small Computer System Interface&#xff0c;Internet小型计算机系统接口&#xff0c;又称为IP-SAN&#xff0c;是一种基于因特网及SCSI-3协议下的存储技术。 2.iSCSI的作用 基于客户端和服务端架构的虚拟磁盘技术&#xff0c;服务端提供…
阅读更多...
如何让url在新页面打开路由页面，并脱离vue-admin-template的壳，即不包裹在侧边栏和顶栏中

如何让url在新页面打开路由页面，并脱离vue-admin-template的壳，即不包裹在侧边栏和顶栏中

文章目录 一、打开的页面不包裹在侧边栏和顶栏中二、新窗口打开&#xff08;_blank&#xff09;三、最终效果 一、打开的页面不包裹在侧边栏和顶栏中 在使用vue-admin-template新建的页面中&#xff0c;打开的页面都是在框架内的内容区。 但假如我需要在左侧点击一个链接&…
阅读更多...
面试题丨android面试问题合集

面试题丨android面试问题合集

1、项目里静态分析和基于xposed动态工具介绍一下&#xff0c;如果不使用xposed&#xff0c;怎么实现动态分析工具&#xff1f; 静态分析工具是指在不运行程序的情况下&#xff0c;通过对程序文件进行源代码分析&#xff0c;从而对程序的安全性、可靠性、性能等进行分析的工具。…
阅读更多...
HOOPS技术如何助力企业数字化转型？

HOOPS技术如何助力企业数字化转型？

近年来&#xff0c;随着科技的迅速发展&#xff0c;数字技术的应用已经深入到各个行业和领域。云计算、人工智能、物联网、大数据分析等技术的成熟和普及&#xff0c;为企业提供了丰富的数字化工具和解决方案。企业意识到利用这些技术可以提高效率、降低成本、创新业务模式&…
阅读更多...
学习中心上新丨Python教程-Django框架快速入门到实战

学习中心上新丨Python教程-Django框架快速入门到实战

腾讯云千锋教育强强联手&#xff0c;一同研发重磅推出全新课程《千锋图片云存储》Python 教程-Django 框架从入门到实战-基于腾讯云 COS Django框架实战教程发布 腾讯云开发者社区“学习中心”直达&#xff1a; 腾讯云开发者社区-腾讯云 扫码加入“腾讯云开发者社区学习中心交…
阅读更多...
618小红书推广种草达人，品牌运营4大块是什么

618小红书推广种草达人，品牌运营4大块是什么

当今电商行业的竞争越来越激烈&#xff0c;品牌宣推变得尤为重要。其中&#xff0c;小红书是一个备受关注的电商平台之一。618小红书推广种草达人&#xff0c;品牌运营4大块是什么&#xff0c;今天和大家一起分享下。 618期间的小红书推广落地&#xff0c;应从关键词优化、内容…
阅读更多...
流量矩阵估计综述Traffic Matrix Estimation Techniques- A Survey on Current Practices

流量矩阵估计综述Traffic Matrix Estimation Techniques- A Survey on Current Practices

Paper: Traffic Matrix Estimation Techniques- A Survey on Current Practices | IEEE Conference Publication | IEEE Xplore 来源&#xff1a;2023 International Conference on Sustainable Computing and Data Communication Systems (ICSCDS) (强烈建议搭配英文原文看&…
阅读更多...
Vue 有哪些经典面试题？

Vue 有哪些经典面试题？

前言 下面总结了vue的一些经典的面试题&#xff0c;希望对正在找工作面试的小伙伴们提供一些帮助&#xff0c;我们废话少说直接进入整体、 简述一下什么是MVVM模型 MVVM&#xff0c;是Model-View-ViewModel的简写&#xff0c;其本质是MVC模型的升级版。其中 Model 代表数据模…
阅读更多...
不入耳蓝牙耳机哪种好？音质好佩戴舒适的四款不入耳蓝牙耳机推荐

不入耳蓝牙耳机哪种好？音质好佩戴舒适的四款不入耳蓝牙耳机推荐

普通入耳式蓝牙耳机长时间佩戴会有挤压感、不适感&#xff0c;而不入耳蓝牙耳机则没有这种烦恼&#xff0c;不入耳设计&#xff0c;佩戴更稳固舒适&#xff0c;运动佩戴也不会轻易甩掉。我来推荐四款好用、不可错过的不入耳蓝牙耳机给大家&#xff0c;来看看有没有心仪那款吧。…
阅读更多...
华为和思科如何实现双机热备？

华为和思科如何实现双机热备？

概要&#xff1a; 在当今高度依赖网络的时代&#xff0c;网络设备的高可用性和可靠性变得尤为重要。网络设备的故障可能导致服务中断、数据丢失以及生产力下降等问题。为了应对这些挑战&#xff0c;一种常见的解决方案是使用双机热备&#xff08;High Availability, HA&…
阅读更多...
「Win」HOOK钩子技术

「Win」HOOK钩子技术

✨博客主页&#xff1a;何曾参静谧的博客 &#x1f4cc;文章专栏&#xff1a;「Win」Windows程序设计 相关术语 HOOK技术&#xff1a;是一种在Windows系统中常用的技术&#xff0c;它可以截获并修改操作系统或应用程序的行为。通过使用Hook技术&#xff0c;我们可以实现以下功能…
阅读更多...
网络编程重点

网络编程重点

1> OIS 7层模型 TCP/IP 4层模型 5层模型 2> 传输层的功能 网络层的功能&#xff1f;以及分别是第几层 传输层&#xff1a;提供端到端的可靠传输&#xff0c;指定哪个进程哪个发送进程接收 第四层 网络层&#xff1a;寻址和路由选择 第三层 3>MAC地址&#xff1a; a. …
阅读更多...
JAVA 巧用 Robot 类（应用于网课）

JAVA 巧用 Robot 类（应用于网课）

目录 前言&#xff1a;理论依据&#xff1a;现实依据&#xff1a;朴素版只能循环阅读不能翻页&#xff1a;升级版 翻页 阅读&#xff1a;如何使用&#xff1a; 前言&#xff1a; 最近发现有个阅读得读300分钟&#xff0c;懒得去找软件&#xff0c;于是就自己写了一个代码去实现…
阅读更多...
（1Gb）S28HS01GTGZBHA030/ S28HS01GTGZBHV033/ S28HS01GTGZBHA033 FLASH - NOR闪存器件

（1Gb）S28HS01GTGZBHA030/ S28HS01GTGZBHV033/ S28HS01GTGZBHA033 FLASH - NOR闪存器件

产品简介&#xff1a; Infineon 带有HyperBus™的S26HSxT以及S26HLxT Semper™闪存是一种高性能、安全可靠的NOR闪存解决方案。 这些组件集成了关键的安全功能&#xff0c;用于汽车、工业、通信等行业的各种应用。S26HSxT和S26HLxT Semper闪存采用HyperBus接口&#xff0c;符…
阅读更多...
仙境传说RO：添加限购物品刷新物品库存教程

仙境传说RO：添加限购物品刷新物品库存教程

仙境传说RO&#xff1a;添加限购物品刷新物品库存教程 大家好我是艾西&#xff0c;在游戏中我们会有普通的基础装备那么必然就会有到顶的套装&#xff0c;往往可能一套到顶的套装就可能霸服。那么就需要GM去做游戏的设定以及限制&#xff0c;上一篇文章中我给大家讲述了如果创…
阅读更多...
风控系统设计

风控系统设计

一、思路 要实现一个简单的业务风控组件,要做什么工作呢? 1.风控规则的实现 a.需要实现的规则: 自然日计数 自然小时计数 自然日自然小时计数 自然日自然小时计数 这里并不能单纯地串联两个判断,因为如果自然日的判定通过,而自然小时的判定不通过的时候,需要回退,自然日…
阅读更多...
NetApp 混合云技术

NetApp 混合云技术

为何选择 NetApp 的混合云 NetApp 可帮助您构建一个现代化的混合云&#xff0c;从而统一您的基础架构&#xff0c;并让您的数据可以自由流动到所需的任何位置&#xff0c;确保以数据为中心的业务能够快速应对变化&#xff0c;灵活调整方向&#xff0c;并获得竞争优势。 什么是…
阅读更多...
界面控件DevExtreme工具栏 - 拥有全新的自适应模式/弹出窗口

界面控件DevExtreme工具栏 - 拥有全新的自适应模式/弹出窗口

本文涵盖了最近对DevExtreme JavaScript工具栏组件(v22.2)所做的更改&#xff0c;并简要描述了相关的实现细节。 DevExtreme拥有高性能的HTML5 / JavaScript小部件集合&#xff0c;使您可以利用现代Web开发堆栈&#xff08;包括React&#xff0c;Angular&#xff0c;ASP.NET C…
阅读更多...
对话人工智能 |新时代AI如何“落地“

对话人工智能 |新时代AI如何“落地“

前言&#xff1a; Comate代码助手推出&#xff0c;现场生成了贪吃蛇游戏&#xff0c;我们距离AI自动编程还有多远&#xff1f; 文章目录 序章正文背景基础坚实文心大模型飞浆深度学习框架 Comate的出现优质的智能助理和伙伴多场景适用优势特征Demo演示视频&#xff1a; 总结 序…
阅读更多...
【C++学习】C++入门（1）

【C++学习】C++入门（1）

写在前面 欢迎来到C的世界&#xff0c;这是一门令人兴奋的语言。 好吧&#xff0c;每当我开始阅读C的书籍的时候&#xff0c;开头的第一句话必定是这个&#xff0c; 也不知道其他语言的编程书籍是不是这样&#xff0c;那就让这句话也作为我C分享之路上的第一句话吧。 目录 …
阅读更多...
推荐文章
最新文章

Copyright @ 2022~2023