第一章 计算机系统概述

考点1 计算机系统层次结构

1.计算机发展历程已从大纲中删去

2.

3.指令和数据都存放在存储器中，通过指令周期不同来区分（比如取指周期和执行周期）

现代的计算机以存储器为中心

4.

5.

6.汇编语言：STORE、LOAD、JMP等

7.

8.

9.硬件描述语言是用于设计硬件的。

考点2 计算机的性能指标

1.机器字长：计算机逻辑运算单元ALU同时能处理的数据位数

2.

3.

王道书知识点总结

1.2 计算机系统层次结构

1.硬件系统和软件系统共同构成了一个完整的计算机系统。

2.计算机系统性能的好坏，很大程度上是由软件的效率和作用来表征的，而软件性能的发挥又离不开硬件的支持。

3.对某一功能来说，若其既能用软件实现，又可以用硬件实现，则称为软/硬件在逻辑功能上是等价的。

4.存储程序的思想奠定了现代计算机的基本结构，以此概念为基础的各类计算机统称为冯洛伊曼机。

5.存储程序的基本思想：将事先编制好的程序和原始数据送入主存储器后才能执行，一旦程序被启动执行，就无需操作人员的干预，计算机会自动逐条执行指令，直至程序执行结束。

6.冯诺依曼机以运算器为中心，输入/输出设备与存储器之间的数据传送通过运算器完成。

7.软件的分类

①系统软件：用来管理整个计算机系统

eg：操作系统OS、数据库管理系统DBMS、标准程序库、网络软件、分布式软件、语言处理程序和服务程序等

②应用软件：按任务需要编制成的各种程序

8.现代计算机结构：

9.存储器分为主存和辅存。CPU能够直接访问的存储器是主存储器，而辅助存储器的信息比如调入主存储器后，才能为CPU访问。

10.存储器分为主存和辅存，主存属于主机，辅存属于外设。

11.存储体由许多存储单元组成，每个存储单元包括若干个存储元件，每个存储元件存储一位二进制代码0或1.因此存储单元可存储一串二进制代码，称这串代码为存储字，称这串代码的位数为存储子长，存储字长可以是1B（8bit）或字节的偶数倍。

MAR用于寻址，其位数反映最多可寻址的存储单元的个数。MAR的长度和PC的长度相等。

MDR的位数等于存储字长。

☆MDR与MAR虽然是存储器的一部分，但在现代计算机中却是存在于CPU中；另外，高速缓存（Cache）也存在于CPU中。

12.运算器的核心是算术逻辑单元ALU。

运算器包括若干个通用寄存器，用于暂存操作数和中间结果，如累加器ACC、乘商寄存器MQ、操作数寄存器X、变址寄存器IX、机制寄存器BR等，其中前三个寄存器是必须具备的。

运算器中还有程序状态寄存器PSW，也称标志寄存器，存放标志信息或处理记得状态信息。

13.控制器是计算机的指挥中心。

控制器由程序计数器PC、指令寄存器IR和控制单元CU组成。

PC与主存储器MAR之间有一条直接通路。

IR用来存放当前的指令，内容来自主存储器的MDR。指令的操作码OP(IR)送至CU，用以分析指令并发出各种微操作命令序列；而地址码Ad(IR)送往MAR，用以取操作数。

14.

15.

16.存储程序工作方式

具体执行流程：

具体描述：

17.

1.3 计算机的性能指标

1.机器字长=通用寄存器的位数=ALU的宽度

2.数据通路宽度

3.主存容量

4.运算速度

（1）吞吐量和响应时间

系统吞吐量主要取决于主存储器的存取周期

响应时间：用户发起请求，到系统对该请求做出响应并获得所需结果的时间

（2）主频和CPU时钟周期

主频是衡量机器速度的重要指标，同一型号的计算机，主频越高，执行指令的速度越快

（3）CPI

（4）CPU执行时间

（5）MIPS

王道书选择题总结

1.2.6

1.

2.

3.

4.

1.3.3

1.

2.

3.

4.

5.

6.

7.

8.

9.

10.

第二章 数据的表示和运算

考点3 定点数的表示与运算

1.

2.

3.

4.C语言数据在计算机中用补码存储

5.

6.int-->unsigned int，二进制数不改变，只是解读方式不同

7.判断溢出往往是根据十进制运算的结果判断是否超出表示范围

8.

考点4 C语言中各种数据的转换

考察方向：精度丢失、溢出判断

1.int-->float，可能会发生精度丢失，但不会发生溢出

float-->int，直接截断float型的小数部分，保留整数部分赋给int

int-->double，既不会发生精度丢失，也不会溢出（double为1+11+52，实际表示精度为53位）

考点5 IEEE 754标准，浮点数运算

1.

2.

A

A

3.

考点6 数据的对齐和大小端存储

1.

2.

王道书知识点总结

2.1 数制与编码

1.采用二进制码的原因

2.不同进制数之间的相互转换

①二进制转八进制/十六进制

②任意进制数转十进制数

③十进制数转任意进制数

3.任意一个二进制小数都可以用十进制小数表示，但十进制小数不一定能用二进制小数表示

4.定点整数是纯整数，定点小数是纯小数

5.原码、反码和补码的相互转换

6.原码：用原码实现乘除简单，但加减困难

7.补码

补码表示法的加减运算统一采用加法操作实现

8.反码

9.移码

10.原码补码反码移码对比

11.无符号整数的表示

12.有符号整数的表示

13.C语言的整型数据类型

short、int、long等不指定signed/unsigned时都默认是有符号整数，但char默认是无符号整数。

14.有符号数和无符号数的转换

①强制类型转换的结果是保持位值不变，仅改变解释这些位的方式

②若同时有无符号数和有符号数参与运算，C语言标准规定按无符号数进行运算。

15.零扩展和符号扩展

2.2 运算方法和运算电路

1.运算器由算术逻辑单元（ALU）、移位器、状态寄存器（PSW）和通用寄存器等组成。

ALU的核心部件是加法器。

2.加法器

3.加法器的实现

4.

5.

6.补码的加减运算

7.溢出判断

模四补码：将位权小于4的保留，大于等于4的舍弃

实际存储时只存储一个符号位，运算时会复制一个符号位

8.加减运算电路

9.

10.无符号数的比较

11.有符号数的比较

12.原码的加减法

13.原码的一位乘法

14.补码的一位乘法运算

15.乘法电路

16.原码除法：恢复余数法

17.原码除法：加减交替法

18.补码除法：加减交替法

2.3 浮点数的运算与表示

1.尾数一般用定点原码小数表示；阶码一般用补码或移码表示。阶码的值反应浮点数的小数点的实际位置，阶码的位数反映浮点数的表示范围，尾数的位数反映浮点数的精度。

2.

3.浮点数的规格化：规定尾数的最高数值位必须是一个有效值

4.IEEE 754

5.浮点、定点的区别

6.浮点数的加减运算

①对阶

②尾数加减

③尾数规格化

④舍入

⑤溢出

7.

王道书选择题总结

2.1.5

1.

2.

3.

2.2.5

1.

2.

3.

4.

2.3.5

1.

2.

3.

4.

第三章 存储系统

考点7 半导体随机存取存储器

1.

2.ROM可用于存放BIOS，RAM用于存放内存条，ROM、RAM统一编址

3.Flash存储器支持随机存取

4.

5.固态硬盘属于ROM

6.动态均衡技术：在写的时候做决策，优先使用擦除次数较少的块进行写入

静态均衡技术：将写多的数据迁移到寿命长的块，将读多的数据迁移到寿命短的块

闪存翻译层：系统只会给硬盘提供一个逻辑块号，而固态硬盘的闪存翻译层会将逻辑块号映射为实际的物理块号

7.

8.

考点8 主存与CPU的连接

1.

2.

3.

考点9 低位交叉存储器

1.

2.

3.D

考点10 高速缓冲存储器（Cache）

1.

2.

3.

4.字块内地址大小取决于主存块的大小，Cache字块地址和组地址取决于有多少Cache字块或多少组，剩余的位作为主存字块标记

5.

6.

7.

①全写法：write-through        写回法：write-back

②全写法不需要1bit脏位，只需要1bit有效位

写回法需要1bit脏位和1bit有效位

8.

考点11 虚拟存储器

1.

2.

3.

4.

5.

6.

7.

考点12 磁盘与RAID

1.

2.

3.

4.

5.

王道书知识点总结

3.1 存储器描述

1.主存：也称内存储器，CPU可以对其直接访问，也可以和高速缓存存储器Cache及辅助存储器交换数据

辅助存储器：也称外存储器。辅存的内容需要调入主存后才能被CPU使用

高速缓冲存储器：也称Cache，位于主存和CPU之间，现代计算机通常将它们制作在CPU中

2.

3.存储器按存取介质分类

①随机存储器RAM：存储器的任何一个存储单元都可以随机存取，且存取时间与存储单元的物理位置无关。主要用作主存或高速缓冲存储器，RAM又分为静态RAM和动态RAM

注：RAM断电后，存储信息会消失，称为易失性存储器

②只读存储器ROM：存储器的内容只能随机读出而不能写入。信息一旦写入存储器就固定不变，即使断电，内容也不会丢失。它与随机存储器可共同作为主存的一部分，统一构成主存的地址域

广义上的只读存储器已可通过电擦除等方式进行写入，但仍然保留了断电内容保留、随机读取的特性，只是写入速度比读取速度慢得多

注：ROM断电后信息仍然保持，称为非易失存储器（磁表面存储器、光存储器、ROM都是非易失存储器）

③串行访问存储器：对存储单元进行读/写操作时，需要按其物理位置的先后顺序寻址，包括顺序存储存储器（如磁带）和直接存取存储器（如磁盘、光盘）

4.

5.破坏性读出：DRAM芯片

非破坏性读出：SRAM芯片、磁盘、光盘

6.存储器的性能指标：三个主要性能指标，即存储容量、单位成本和存取速度

7.存储系统层次结构主要体现在Cache-主存层和主存-辅存层

3.2 主存储器

1.

2.

3.

4.刷新由存储器独立完成，不需要CPU的控制

5.SDRAM，即同步DRAM。SDRAM与CPU的数据交换同步于系统的时钟信号，支持突发传输方式

6.

7.

8.

9.

10.主存储器的组成

11.多模块存储器

①单体多字存储器

②多体并行存储器

1）高位交叉编址

2）低位交叉编址

3.3 主存储器与CPU的连接

1.

2.位扩展法

3.字扩展法

4.字位同时扩展法

5.存储芯片的地址分配和片选

6.存储器与CPU的连接

3.4 外部存储器

1.计算机的外存储器又称为辅助存储器，目前主要使用磁表面存储器。

2.磁盘存储器对工作环境要求高：容易被强磁场环境干扰

3.磁盘设备的组成

4.磁记录原理：电磁转换

5.磁盘的性能指标

磁盘的容量：格式化后的容量比非格式化容量小

存取时间：寻道时间+旋转延迟时间+传输时间

磁盘每转动一次读取一整个磁道的数据

6.磁盘地址

磁盘地址可能还有一个驱动器号，因为一台电脑可能有多个硬盘

7.磁盘的工作过程

8.磁盘阵列

RAID0使用条带化技术，几个磁盘交叉并行读写，这样不仅扩大了存储容量，还提高了磁盘存取速度，但是RAID0没有容错能力

RAID1~RAID5有容错能力

RAID1使两个磁盘同时读写，互为备份。两个磁盘当一个磁盘使用，意味着容量减少一半

9.固态硬盘

固态硬盘SSD是一种基于闪存技术的存储器，属于电可擦除ROM，即EEPROM

闪存翻译层相当于磁盘控制器

固态硬盘以页为单位读写，以块为单位进行擦除

固态硬盘随机访问时间比机械硬盘要快很多

3.5 高速缓冲寄存器

1.

2.程序访问的局部性原理

3.①主存与Cache之间以“块”为单位进行数据交换

②主存的“块”又叫“页、页框、页面”

③Cahce的“块”又叫“行”

④主存的地址可拆分为（主存块号，块内地址）的形式

4.Cache的基本工作原理

5.

6.Cache和主存的映射方式

①直接映射

②全相联映射

③组相连映射

注：

直接映射因为每块只能映射到唯一的Cache行，因此只需设置1个比较器

r路组相连映射在对应分组中与r个Cache行进行比较，因此需要设置r个比较器

全相联映射为每个Cache行都设置一个比较器

④一些注意事项

7.Cache中主存块的替换算法

①随机算法

②先进先出算法

③最近最少使用算法LRU

④最不经常使用算法

8.Cache的一致性问题

非写分配法与全写法合用，写分配法与回写法合用

3.6 虚拟存储器

1.

2.CPU使用虚地址时，先判断这个虚地址对应的内容是否已经装入主存。若已在主存中，则通过地址变换，CPU可直接访问主存指示的实际单元；若不在主存中，则把包含这个字的一页或一段调入主存后再由CPU访问。若主存已满，则采用替换算法置换主存中的交换块。

3.虚拟存储器采用全相联映射+回写法

4.页式虚拟存储器

页表记录了程序的虚页调入主存时被安排在主存中的位置，页表一般长久地保存在内存中。

①页表

有效位来记录该页是否调入主存，若为1，则该虚拟页已经从外存调入主存，此时页表项存放的是该页的物理页号；若为0，则表示没有调入主存，此时页表项存放该页的磁盘地址。

CPU访问某页时，如果有效位为1，则该页已经放在主存中，只需通过地址转换部件将虚拟地址转换为物理地址，然后到相应的主存实页中存取数据；如果有效位为0，则发生缺页异常，需要根据对应表项中的存放位置字段，蒋所缺页面从磁盘调入一个空闲的物理页框。

②地址转换

每个进程都有一个页表基址寄存器，存放该进程页表的首地址。

③快表TLB

④具有TLB和Cache的多级存储系统

注：页目录是多级页表结构的目录，每个进程有一个页目录

Page缺失时，TLB和Cache一定缺失，此时信息不在主存中

缺页处理由软件完成，TLB确实既可以用硬件，又可以用软件处理。

5.段式虚拟存储器

6.段页式虚拟存储器

7.虚拟存储器与Cache的比较

王道书选择题总结

3.1.4

1.

3.2.6

1.

3.3.5

1.

2.

3.

4.

3.4.3

1.

来自群u的解释：

3.5.6

1.

2.

3.6.6

1.

2.

第四章 指令系统

考点13+14 指令格式和寻址方式

1.

2.

3.寻址特征位位数取决于CPU支持的寻址种类

4.一条指令中可能会有多个地址，每个地址都需要配备寻址特征

5.各种寻址方式

①直接寻址

②间接寻址：间接寻址的寻址范围要比直接寻址大很多

③寄存器寻址

④寄存器间接寻址

⑤隐含寻址

⑥立即寻址：以ADD # 10110100为例，是直接将10110100和ACC里的数据相加，结果保存回ACC

⑦基址寻址：采用基址寻址便于程序的浮动，进而便于多道程序的设计

⑧变址寻址：变址寻址最大的用处就是编制循环程序

⑨相对寻址：注意相对寻址的PC在取完本条指令后自动+1

6.各种转移指令

考点15 CISC和RISC

1.

2.RISC一般采用硬布线逻辑

考点16 程序的机器级代码表示

1.

2.

3.

4.

loop指令只能用ecx寄存器

5.

王道书知识点总结

4.1 指令系统

1.指令系统是ISA最核心的部分

2.指令的基本格式

①一条指令就是机器语言的一个语句

②指令字长由操作码字长、地址码字长和地址码个数决定

③指令字长和机器字长没有固定的关系，它可以等于、大于和小于机器字长

④定长指令字结构和变长指令字结构

3.指令分类

①零地址指令

②一地址指令

③二地址指令

③三地址指令

④四地址指令

4.定长操作码指令格式

5.扩展操作码指令格式

6.

4.2 指令的寻址方式

1.寻址方式

①寻址方式是指寻找指令或操作数有效地址的方式。寻址方式分为指令寻址和数据寻址两大类

②指令寻址

③数据寻址

2.

3.软堆栈是从主存中划出一段区域做堆栈，所以软堆栈访存1次，而硬堆栈不访存

4.

4.3 程序的机器级代码表示

1.相关寄存器

2.

3.AT&T和Intel格式对比

如果没有给出长度，AT&T和Intel都默认为32bit

x86规定一条指令的两个操作数不能同时来源于主存

4.常用指令

①mov指令

双操作数指令的两个操作数不能都是内存，即mov指令不能直接从内存复制到内存。若需要在内存之间复制，可以先从内存复制到一个寄存器，再从这个寄存器复制到内存

②push和pop指令

esp是栈顶，入栈前现将esp值减4（栈增长方向和内存地址增长方向相反），然后将操作数压入esp指示的地址

出栈前现将esp指示的地址中的内容出栈，然后将esp加4

③add/sub指令

add/sub将两个操作数相加/相减，结果保存到第一个操作数中

所以add/sub指令左边操作数不能为常量

④imul指令

⑤idiv指令

⑥not指令/neg指令/shl shr指令

⑦控制流指令

⑧cmp/test指令

⑨call和ret指令

5.Intel x86处理器中，程序计数器PC通常被称为IP

6.过程调用的机器级表示

①call和ret指令主要用于过程调用，都属于无条件转移指令

②

③

④

⑤

4.4 CISC和RISC的基本概念

1.x86架构主要用于笔记本、台式机等

ARM架构：主要用于手机、平板等

2.

3.

4.

5.

6.

王道书选择题总结

4.1.6

1.

2.

4.2.3

1.

2.

3.

4.

5.

6.

4.3.5

1.

2.

4.4.4

1.

第五章 中央处理器

考点17 CPU的功能和基本结构

1.

2.

3.

考点18 指令执行过程

1.

2.

3.

考点19 数据通路的功能和基本结构

1.

2.

3.专用数据通路：只要两个部件之间有可能有数据流动，就会设置专门的数据通路

考点20 控制器的功能和工作原理

1.

2.

3.

4.

5.

6.

7.

考点21 指令流水线

1.

2.

3.

4.

5.

6.

7.

8.

9.

考点22 多处理机的基本概念

1.

2.

3.

4.

5.

王道书知识点总结

5.1 CPU的功能和存储结构

1.

2.

3.

4.

5.2 指令执行过程

1.

时钟周期，又称为节拍，T周期或CPU时钟周期，它是CPU操作的最基本单位

一个机器周期包含若干个时钟周期，一个指令周期又包含若干个机器周期

每个指令周期内机器周期数可以不等，每个机器周期内的节拍数也可以不等

2.

3.中断周期访存目的：保存程序断点

4.取指周期

5.间址周期

6.执行周期

7.中断周期

8.指令执行方案

5.3 数据通路的功能和基本结构

1.

2.

3.数据通路的组成

组成数据通路的元件主要分为组合逻辑元件和时序逻辑元件两类

4.

5.

6.数据通路的基本结构

①CPU内部单总线方式

能输出到总线的部件均通过一个三态门与内部总线连接

②CPU内部多总线方式

③专用数据通路方式

7.数据通路的操作举例

5.4 控制器的功能和工作原理

1.

2.

取指周期 FE=1

间址周期 IND=1

执行周期 EX=1

中断周期 INT=1

①一个节拍内可以并行完成多个相容的微操作

②同一个微操作可能在不同指令的不同阶段被使用

③不同指令的执行周期所需节拍数各不相同。为了简化设计，选择定长的机器周期，以可能出现的最大节拍数为准（通常以访存所需节拍数作为参考）

④若实际所需节拍数较少，可将微操作安排在机器周期末尾几个节拍上进行

3.硬布线控制器

4.微程序控制器

①

②

③微程序控制的基本概念

④微程序控制器的基本组成

⑤微程序控制器的工作过程

⑥微程序和机器指令

5.微程序的编码方式

①直接编码方式

②字段直接编码方式

微命令和微操作一一对应，一个微命令对应一根输出线。

有的微命令可以并行执行，因此一条微指令可以包含多个微命令。

③字段间接编码

6.微指令的地址形成方式

中断周期：由硬件产生中断周期微程序首地址（用专门的硬件记录）

7.微指令的格式

①水平型微指令

②垂直型微指令

③混合型微指令

在垂直型的基础上增加一些不太复杂的并行操作

微指令较短，便于编写

微程序不长，执行速度加快

④

8.硬布线和微程序控制器的特点

9.

5.5 异常和中断机制

1.异常和终端的基本概念

2.异常的分类

3.中断的分类

4.异常和中断的不同

5.异常和中断的响应步骤

5.6 指令流水线

1.传统冯·诺依曼机采用顺序执行方式，又称串行执行方式，同一时刻CPU中只有一条指令在执行，因此各功能部件的使用率不高。

现代计算机普遍采用指令流水线技术，同一时刻有多条指令在CPU的不同功能部件中并发执行，大大提高了功能部件的并行性和程序的执行效率。

2.指令流水线的基本概念

3.流水线的分类

4.流水线的基本实现

①流水线设计的原则

②流水线的逻辑结构

③流水线的时空图表示

5.流水线的冒险与处理

①结构冒险

②数据冒险

写后读RAW解决办法：

（1）延迟执行相关指令

（2）采用转发技术

（3）load-use数据冒险的处理

③控制冒险

5.流水线的性能指标

6.高级流水线技术

①动态多发射技术

②静态多发射技术

③超流水线技术

5.7 多处理器的基本概念

1.

2.SISD、SIMD、MIMD的基本概念

①SISD：各指令序列只能并发，不能并行，每条指令处理一两个数据

②SIMD：数据级并行技术，指令只能并发不能并行

③MISD

④MIMD

向量处理机，一条指令的处理对象是向量，擅长对向量型数据并行处理和进行浮点数运算，常用于超级计算机中，处理科学研究中的巨大计算量

3.硬件多线程的基本概念

4.多核处理器的基本概念

5.共享内存多处理器的基本概念

王道书选择题总结

5.1.4

1.

2.

3.

4.

5.2.4

1.

2.

5.4.4

1.

2.

3.

4.

5.

5.

6.

5.5.4

1.

2.

3.

5.7.5

1.

2.

3.

4.

第六章 总线

考点23 总线的概念和分类

1.

2.

3.

4.

5.A

考点24 总线的性能指标

1.总线由CPU控制时，总线时钟周期就是机器的时钟周期；总线不由CPU控制时，则不一定

2.突发传输是给定一个地址，就将整个对应的主存块全部传输出去

信号复用技术一般是地址线和数据线复用同一套线传递不同的信息

3.

4.

王道书知识点总结

6.1 总线概述

1.

总线仲裁：如何解决多个设备争用总线的问题

操作和定时：占用总线的一对设备如何进行数据传输

2.分散连接：不易实现随时增减外部设备

3.总线基本概念

同一时刻只能有一个部件发送数据，但是可以有多个部件接收数据

4.总线的分类

（1）按功能层次分类

数据总线：DB

地址总线：AB

控制总线：CB

B是bus的意思

控制总线：①CPU送出控制命令 ②主存（或外设）返回CPU的反馈信号

（2）按时序控制方式分类

（3）按数据传输方式分类

5.系统总线的结构

6.总线的性能指标

6.2 总线事务和定时

1.

2.总线定时

①同步定时

②异步定时

根据请求和回答信号的撤销是否互锁，异步定时又分为三个类型

不互锁方式：速度最快，可靠性最差

全互锁方式：速度最慢，最可靠

③半同步定时方式

发送方用系统时钟前沿发送信号，接收方用系统时钟后延判断、识别

④分离式定时

王道书选择题总结

6.1.6

1.

2.

6.2.3

1.

2.

第七章 输入/输出系统

考点25 外部设备和IO接口

1.

2.

3.

4.I/O端口可以连一组外设，而地址线可以选择具体使用哪个外设

控制线可以是双向的

5.

6.

7.

考点26 程序查询方式

1.如果A为启动的I/O程序，CPU在等待A程序准备的时候，并不意味着卡在这里，如果给A的时间片用完了，CPU仍然可以转向去服务其他程序，然后在A再次拿到时间片的时候，CPU继续进行程序查询方式，等待A准备好

2.

考点27 程序中断方式

1.

2.

3.

4.

5.

6.

7.保存PSW可以在中断隐指令中做，也可以在中断服务程序中做

8.

9.

10.

11.

考点28 DMA方式

1.

2.

3.中断I/O不适用于所有外部设备，对于一些快速设备，中断I/O方式可能会来不及接收数据，导致数据的丢失

4.

王道书知识点总结

7.2 I/O接口

1.I/O接口功能

2.I/O接口的基本功能

内部端口与系统总线相连，实际上是与内存、CPU相连（一般为并行）

外部接口通过接口电缆与外设相连，外部接口的数据传输可能是串行方式，因此I/O接口需其具有串/并行转换功能

I/O接口的工作方式：

①发命令：发送命令字（即控制字）到I/O控制寄存器，向设备发送命令。（需要驱动程序的协助）

②读状态：从状态寄存器读取状态字，获得设备或I/O控制器的状态信息

③读/写数据：从数据缓冲寄存器发送或读取数据，完成主机与外设的数据交换

3.I/O接口的类型

4.I/O端口及其编址

7.3 I/O方式

1.

2.程序查询方式

①

②程序查询方式的工作流程

3.程序中断方式

4.程序中断的工作流程

中断判优既可以用硬件实现，也可以用软件实现

硬件实现是通过排队器实现的，它既可以设置在CPU中，也可以分散在各个中断源中

软件实现是通过查询程序实现的

5.多重中断和中断屏蔽技术

屏蔽字的设置规律：

①一般用1表示屏蔽，0表示正常申请

②每个中断源对应一个屏蔽字（在处理该中断源的中断服务程序时，屏蔽寄存器中的内容为该中断源对应的屏蔽字）

③屏蔽字中的1越多，优先级越高，每个屏蔽字中至少有一个1，因为至少要能屏蔽自身的中断

6.DMA方式

①.DMA方式的特点

②DMA控制器的方式

③DMA传送方式

三总线结构才会出现CPU和DMA同时访存的情况，单总线结构谁访存CPU说了算

④DMA传送方式

⑤DMA方式和中断方式的区别

王道书选择题总结

7.2.5

1.

2.

3.

4.

7.3.4

1.

2.

3.

4.

5.

6.

7.

8.

9.

10.

11.

12.

13.

---

至此，计算机组成原理强化一轮完成。

祝诸君一切顺利！