14K屏FPGA通过MIPI接口点亮

一、屏参数

屏分辨率为13320*5120，MIPI接口8 LANE。

二、驱动接口电路

屏偏置电压±5.5V，逻辑供电1.8V。8 LANE MIPI，2 PORT。

三、MIPI DSI规范

DCS (Display Command Set)：DCS是一个标准化的命令集，用于命令模式的显示模组。

DSI、CSI (Display Serial Interface, Camera Serial Interface。

DSI 定义了一个位于处理器和显示模组之间的高速串行接口。
CSI 定义了一个位于处理器和摄像模组之间的高速串行接口。

D-PHY：提供DSI和CSI的物理层定义

DSI介绍

国际移动行业处理器（MIPI）联盟正式发布了针对移动电话的显示器串行接口规范（Display Serial Interface Specification，DSI）。

DSI基于MIPI的高速、低功率可扩展串行互联的D-PHY物理层规范。基于SLVS的物理层支持高达1Gbps的数据速率，同时产生极小的噪声。

基于核心D-PHY技术，DSI增加了功能以满足移动设备显示子系统的需要，包括低功率模式、双向通信、16、18和24位像素的本国语言支持，并具备单一接口驱动4块显示屏的能力，以及对缓冲和非缓冲面板的支持。

MIPI-DSI是一种应用于显示技术的串行接口，兼容DPI(显示像素接口，Display Pixel Interface)、DBI(显示总线接口，Display Bus Interface)和DCS(显示命令集，Display Command Set)，以串行的方式发送像素信息或指令给外设，而且从外设中读取状态信息或像素信息，而且在传输的过程中享有自己独立的通信协议，包括数据包格式和纠错检错机制。

MIPI-DSI具备高速模式和低速模式两种工作模式，全部数据通道都可以用于单向的高速传输，但只有第一个数据通道才可用于低速双向传输，从属端的状态信息、像素等格式通过该数据通道返回。时钟通道专用于在高速传输数据的过程中传输同步时钟信号。此外，一个主机端可允许同时与多个从属端进行通信。

DSI分层结构

DSI分四层，对应D-PHY、DSI、DCS规范、分层结构图如下：

PHY 定义了传输媒介，输入/输出电路和和时钟和信号机制。
Lane Management层：发送和收集数据流到每条lane。
Low Level Protocol层：定义了如何组帧和解析以及错误检测等。
Application层：描述高层编码和解析数据流。

物理层

在接收到低速发送请求时，逻辑电路将待发送的指令或数据串行化，并控制输出高摆幅低功耗电平进行低功耗传送请求，随后将指令或数据串行地加载到通道，接收端则识别传送模式完成串行数据的并行转换。当接收到高速请求后，电路发送高摆幅低功耗电平进行高速传送请求，然后将待发送数据经过串行转换之后驱动差分驱动模块以低摆幅信号在通道上传送，接收端则识别高速模式后正确地检测其同步信号将高速串行数据完成串并转换成功地接收。除此之外，总线控制权可在主机端与从属端之间交换，发送端发送放弃总线请求，接收端接收请求之后控制总线发起应答，总的过程为TA(turn around)操作。当主机端需要获取从属端接收数据的状况或者读取显示模块的参数或显示数据的时候，主机端发起TA操作，在从属端发送数据完毕之后自动发起TA操作，归还总线控制权。

按照D-PHY协议，在整个协议的物理层中，在主机端和从属端之间采用的是同步连接，时钟通道用于传送高速时钟，一个或多个数据通道用于传送低功耗数据信号或高速数据信号。每一个通道都是利用两根互连线实现主机端和从属端的连接，并且支持高速模式和低速ESCAPE模式。在高速模式下，发送端同时驱动该通道仅有的两根互连线，输出低摆幅差分信号，例如200mV；低速模式下，发送端分别驱动互连线，各自输出单端信号，但摆幅相对较大，例如1.2V。两种模式下的互连线电平如下图所示。

互连线两端是驱动单元和接收单元。驱动单元有差分发送模块(HS_TX)和低功耗单端发送模块(LP_TX)，接收单元有差分接收模块(HS_RX)、低功耗单端接收模块(LP_RX)。

差分发送模块(HS_TX)以差分信号驱动互连线，高速通道上呈现两种状态：differential-0和differential-1。低功耗单端发送模块(LP_TX)独立地驱动两根互连线，通道上则有四种不同的状态：LP00、LP01、LP10和LP11。协议针对线路电平作了具体的定义并设置了三种工作模式：高速模式、控制模式和ESCAPE模式。如下表所示。通道默认为控制模式，线路处于STOP状态。当通道需要进入高速模式或ESCAPE模式，发送模块则需驱动线路为LP01或LP10向接收端发送请求。发送完请求序列之后便进行相应工作模式，发送LP11便可退出结束传送回到STOP控制状态。接收端需要时刻进行LP-RX接收，侦测线路电平明确通道的工作模式。

物理层釆用1对源同步的差分时钟和4对差分数据线来进行数据传输。时钟为高速时钟通道，以DDR(双边沿采样)的方式进行高速数据传输，由主机发送至从机。Lane0在HS(高速)模式时为单向数据通道，速度最大为1Gbps；在LP(低功耗)模式时为双向数据通道，速度最大为10Mbps，主要用于传输命令参数以进一步降低功耗。Lane1~Lane3为高速单向数据通道，每天Lane最大提供1Gbps的带宽，由主机发送至从机。物理层可能包含低功耗发送器(LP-TX)、低功耗接收器(LP-RX)、高速发送器(HS-TX)、高速接收器(HS-RX)。物理层传输的都是差分信号，LP模式时电压摆幅为0-1.2V，此时功耗较小；HS模式时电压摆幅为100mV-300mV，此时速度较快，功耗较大。

主机与从机之间是以同步方式进行传输数据的，并且是DDR模式，即双边沿触发；这样可以在时钟频率不变的情况下将数据传输

速率提高一倍，更加有效的利用带宽资源。主机的物理层将通道管理层分发下来的数据串行地转换成差分信号送到数据线上，同时产生差分时钟，每个数据通道是并行发送的，最多为4个通道，最小为1个通道，根据带宽需要而定。从机的物理层负责从差分串行比特流中捕获0或1，即Dp比Dn高时为1，Dn比Dp高时为0，然后组成8位数据送到通道管理层。同时还可以从数据包中检出水平同步信号和垂直同步信号。高速模式时序如下图1所示，低功耗模式如下图2所示。从图中可以看出HS模式时需要依靠高速时钟，LP模式是不需要高速时钟，只需差分信号线即可，此时的时钟由差分线Dp和Dn异或得到。

通道管理层

依据设计所设定N(N最多为4)个数据通道，该层在发送端将需要发送的数据按照通道次序分成N组输送到相应的数据通道，使其经数据通道同时发送至从属端。在接收端，该层需要做的是将接收到的N组数据组合在一起恢复成原始的数据序列。

主机的通道管理层负责把协议层的数据分发到每个通道上，发送时的通道分配关系如下图所示。需要指出的是，每个通道不一定是同时传输完成的。相反的，从机的通道管理层负责把物理层送上来的数据组合好。

协议层

信息传送采用数据包格式，包括长数据包和短数据包。发送数据的时候，将数据按照信息类型及内容进行压包，完成ECC码的生成和 CRC码的添加。接收数据的时候，依据ECC码和CRC码就整个数据包进行检错纠错，完成对包头和数据内容的译码并合理输送到应用层中。

DSI协议是一个基于数据包传送的通信协议，主机端和显示模块之间传送的命令和数据基本上都以数据包格式进行。DSI所定义的数据包有两种：端数据包(short packet)和长数据包(long packet)。如下图所示。短数据包主要用于传输命令、读写寄存器。长数据包主要用用于传输大量图象数据或部分控制命令。

长数据包长度为665541字节，包括4byte数据包头、065535byte有效数据、2byte数据包尾。短数据包长度为4byte，只有数据包头。发送数据的时候，主机的协议层将根据协议进行打包，并生成ECC和CRC添加到数据包里面。相反的，从机的协议层负责把接收到的数据包根据ECC和CRC对数据包进行纠错，并且把有用数据提取出来送到应用层。

应用层

根据应用模块的需要，在发送端对发送的命令和数据进行初步编码转化为MIPI-DSI所规定的格式，而在接收端则将接收的数据还原为应用模块所支持的数据格式及时序要求。

应用层模块直接连接到显示模块，负责着与显示模块的通信。按照协议要求，接口电路支持命令模式和视频模式，命令模式则是经过接口转换之后主机端依然得以"命令+参数"格式对显示模块进行读写操作，而视频模式下，主机端可以直接将显示数据写入显示模块，无需命令操作，实时显示视频。该模块在设计的过程中应支持命令模式和视频模式。