差分信号的前世今生

网上搜索到一篇简洁文章，描述差分信号，我觉得挺好，和大家一起分享，同时也发表个人的浅浅想法。

一、原文摘录

所谓差分方式传输，就是发送端在两条信号线上传输的幅值是相等的，相位是相反的电信号，如下图所示：

而对于接收端，将会对接收的两条信号做减法运算，这样就获得了幅值翻倍的信号，其抗干扰原理是：假如两条信号都收到同样的（同向、等幅度）的干扰信号，由于接收端是对接收的两条线信号进行减法处理，因此干扰信号会被基本抵消。也就是说，一个差分放大器的输入有效信号幅度只需要几毫伏，但是它却能够对一个高达几伏特的共模信号无动于衷。

那么怎么样才能保证两条信号线受到的干扰信号尽量是同相、等幅呢？办法之一就是要将那两根线扭在一起，也就是所谓的“双绞线”，因为有一个电磁学定理：可以近似的认为双绞线收到的干扰信号是同相、等幅度的，所以差分信号在信号传输中用的比较多，也就有原因了。因为抗干扰性强。

//文章摘录如上所示，可以看到作者写的挺好，下面讲讲由此产生的想法

//=================================================================//

二、差分信号的理解

为什么出现差分信号？

差分信号的使用，是对单端信号的补充，单端信号已经无法支撑远距离传输、高速率传输，需要有替代方案支持远距离和高速率的传输，差分信号就能很好替代。

为什么差分信号能远距离传输？

回答这个问题，就需要知晓单端信号为什么不支持远距离和高速率传输？

1、信号参考零电平不一致

使用单端信号作远距离传输，源端和终端的参考零电平幅度会有差异，导致传输到接收端时，信号识别出错；

源端到终端之间的参考零电平幅度会受到信号的 上升沿（dv/dt）、大电流值（回路电流*小阻抗=Vgnd，也将有电压幅度产生）、频率（高速）、PCB板参考平面分布电感的影响，特别是高速信号，因为频率高，PCB线路板的分布电感影响增大，源端和终端的零电平幅度产生差异。

2、抗干扰能力低

信号远距离传输，信号路径周围都是各类信号传递，周边传递的变化电信号会产生变化磁场，变化磁场会在电信号（ 传输的信号是高低变化的）上产生感生电动势，叠加到临近的单端信号，也就是对靠近的单端信号产生干扰，导致传输到终端的信号，不能被正确识别出；

图（2）干扰信号

单端信号：源端和终端的参考零电平线路，有分布电感的存在，当信号频率很高时，di/dt也很高，感应电压也就很高了，所以越是高频信号，越需要尽量减小分布电感。

（2）感生电动势

图（3）非静电力（向右移动）图（4）静电力（自身）

图（5）动生电动势

差分对内每根信号都有自己的返回路径，能够减轻信号跨分割带来的影响。单线跨分割对传输线的影响很大，差分线对跨分割就不是那么敏感，主要原因就是，差分对两线可以互为参考，两根线可以相互作为返回路径。

3、高低电平切换慢

传输信号速率高，因为快速的高低电平切换，dv/dt需要很大，因为容性负载，导致高低电平充/放电缓慢，更低的电平

综上，差分信号，能够解决上面的3个因素：

1）单端信号GND源端和终端，电平幅度会有差异，影响单端最终的电平幅度

差分信号并不关心参考零电平，是两个单端信号相减，不需要参考零电平，VA-VB大于一定的幅度，就是高电平；低于一定的幅度，就是低电平

通过差分信号正负值来判定高低电平，，真的是简洁语言；我喜欢用解释性语言；

差分信号是两个幅度相等相位相反的信号相减

三、差分信号的优势、劣势

差分信号优势：

1、不需要参考电平，只需要两个电平的差值，就能识别出高低电平；

2、电源幅度低，那么EMI减小；

3、可以处理负电压；V+ / V-；

4、加强抗干扰差分值和参考数值之间的判定标准 RS485，V+ - V- ＞200mV，即为高电平

5、降低功耗信号摆动幅度小

6、差分信号抬高参考电压，可实现互联

【差分信号有一个好处，在TTL电路里两个单片机交互是需要地的，因为考虑到两个单片机所使用的电路不同，那么高低电平的电V也就不同，所以两个单片机之间互相接地通过电位器来获取电势差，参考电位，这样才能有个电压做参考点，一般这个参考点是0V，这个点就用来代表电压的基准来做矫正，就像海拔一样，需要有一个0的海平面作为基准来表示海拔的高度。

数模里就教过：先获取参考点位在发电流，如果不获取就是一个虚地，虚地的值不可控的，所以就相当于没有一个电流基准，那么也不确定什么是高电平什么是低电平了，就无法导通。而差分信号固定是2.5V，不管什么电路统一2.5V，所以它不需要接地。

确定：

1、相位、时延，随着频率的升高，要求逐步提升，误差需要越来越小

2、多组线之间等长布线，误差值和频率有关，布线难度大，容许误差场地较小

一般在高速信号中，其电压幅度比较低，像MIPI DSI规范低速振幅=1200mv，而高速振幅=200mv，所以采用上面的单端走线的话抗干扰能力实在太差了，因此高速（低振幅）大部分是使用差分信号。

周围电磁场对差分线的误差是等同的那是基于差分线内部完全等长而言，如果不等长呢，也就出现干扰，由差模变为共模，两根线之间存在固有电压

所以，D+、D-走线要一致，否则电磁干扰不一致；也正因为电磁干扰存在不一致所以设计时两个线的差值不能太小（比如D+=50mv，D-=30mv，差值是20mv，D+上的干扰+10mv最终D+=60，而D-上的干扰+20mv最终D-=50mv，差值变成10mv！，很难区分开，所以最好D+=100mV，D-=-100mV，这样，两者之差，就有很大的幅度可以区分）】

四、差分信号的PCB布线

差分信号设计规则：

4.1、紧耦原则：

当紧密耦合时，由于两根线电流大小相等，极性相反；对应产生的磁场大小也相等，极性也同样相反，彼此互相抵消。紧密耦合另一个好处是，感应在两根线的外部噪声电压均以等量的共模噪声形式出现，在接收端只对差模信号敏感，而对共模信号不敏感，因此接收端抑制了共模噪声。

4.2、等长等距原则：

差分信号对应保持电气长度相等，两个线迹间距在整个线迹长度上保持一致。间距的变化会引起磁场耦合的不平衡，从而降低磁场消除的效果。除了更大的EMI外，布线间距的变化也会引起信号阻抗变化，从而造成阻抗的不连续，造成破坏信号完整性的信号反射。

相同的电气长度布线，可以确保信号在相同的时间到达接收端。对于相同长度的差分信号而言，两个信号相等且极性相反，因此它们的和则必为零。如果线迹电气长度不同，那么较短线迹上的信号就会比较长线迹上的信号较早地改变状态。严重的情况下，两个线迹在某点则会出现驱动电流相同的情况。当两个信号相加时，该总信号在过渡从零电平转移。高频条件下，这对差分信号通过参考地平面回流到源端，形成环路天线向外辐射。

4.3、阻抗受控原则：

差分信号阻抗由信号对线迹的物理几何、它们同邻近参考层的关系，以及PCB电介质决定，这些几何形状必须在整个线迹长度保持一致。非连续性就是信号路径中差分信号的阻抗偏离于其标准值（100±15%），非连续性可以引起由阻抗不匹配带来的信号反射，进而破坏信号完整性。

4.4、回流路径完整原则：

对于高频电路，在相邻层提供相对完整的参考平面，能够为返回电流提供最小的阻抗路径，使信号产生的磁场与返回电流产生的磁场互相抵消，使EMI最小化。跨分隔会导致信号回流路径面积失控，信号产生的磁场与返回电流产生的磁场不能有效抵消，EMI辐射较差。由于差分信号对本身的差模环路不同，感应的噪声大小也不同，共模噪声在接收端不能有效消除，从而导致信号本身性能指标变差。

小知识1：

一对差分信号的2根信号线之间需要做等长处理，等长范围为5mil，等长不需要做到更小，有仿真验证，等长范围做到5mil以下（1mil）并不能对信号质量有很大提升。等长处理的位置选择在产生长度误差的地方，等长需要做小波浪处理。

小知识2：

差分时钟控制在+-50mil以下，严格的差分走线；
控制信以及地址线要和时钟线等长，线长不超过+-100mil.

至于数据线，没有必要和时钟线，地址线以及控制线等长。每８个bit也就是一个Byte及其对应的DQS，DQM为一组。

以３２位DDR2为例：

其实一共可以分为五个组来控制走线长度：

第一组：时钟以及控制线，地址线，所有的走线等长误差在+-100mil之间，

时钟要求更高，该组走线长度误差不宜短于数据线长度。

第二组：Byte0（D0-D7）以及DQS0,DQM0为一组，等长误差在+-100mil之间，可适当放宽。

第三组：Byte1 (D8-D15）以及DQS1,DQM1为一组，等长误差在+-100mil之间，可适当放宽。

第四组：Byte2（D16-D23）以及DQS2,DQM2为一组，等长误差在+-100mil之间，可适当放宽。

第五组：Byte3（D24-D32）以及DQS3,DQM3为一组，等长误差在+-100mil之间，可适当放宽

五、共模和差模的关联

接收端对传递到的信号进行相减得到差分信号，但是两根单端线上都叠加感应电动势，是不是对接收端的单引脚有电压幅度要求，也就是直流电平有要求，不可过高，比如芯片供电3.3V，那么叠加后的单端信号就不能超过3.3V，最低也要大于0V，不然就烧坏芯片；

未完待续

LVDS是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。

想到信号的CMRR，共模抑制比，

如果放大器的CMRR是10,000:1，那么差分放大器将在输出上把4 V vCOMMON衰减到400 μV水平。在这种情况下，放大器的CMRR与探头和放大器内部衰减器的衰减结合在一起，共模信号衰减1,000,000:1，差分信号则衰减100倍。在标准接地参考示波器上，可以简便安全地显示这一输出。

获得良好的CMRR

通过认真匹配流入和流经差分放大器的+和-信号路径的所有属性，可以实现良好的共模抑制比性能。这种匹配对探头及对放大器都非常重要。

为获得最优CMRR，差分放大器使用的探头应设计成使CMRR达到最大。用户需要保证以最优方式补偿探头。

抑止共模噪声是DS（差分信号）的共同特性，如RS485,RS422电平，采用差分平衡传输，由于其电平幅度大，更不容易受干扰，适合工业现场不太恶劣环境下通讯。

六、差分信号测试

6.1、测试设备

6.2、测试标准

6.1 示波器+探头

什么是差分探头？
差分探头，Differential Probes，是探头的一种，差分探头是利用差分放大原理设计出来的示波器探头。
差分探头可将任意间的两点浮接信号，转换成对地的信号，以供应示波器、电表、或计算机使用,非常多的电路，尤其是电机电路，含有直流抵补(DC OFFSET) 或交流抵补(AC OFFEST)甚至完全没有对地回路，此时冒然使用示波器将造成触电，或损坏示波器，或造成电线走火，此时唯有使用差分探头才是最好的选择。
差分探头工作原理
差分探头主要用于观测差分信号。差分信号是相互参考、而不是以地作为参考点的信号。普通的单端探头也可以测量差分信号，但得到的信号与实际信号相差很大，有可能出现“地弹”现象。
差分放大原理是指一对信号同时输入到放大电路中，然后相减，得到原始信号。差分放大器是由两个参数特性相同的晶体管用直接耦合方式构成的放大器。若两个输入端上分别输入大小相同且相位相同的信号时，输出为零，从而克服零点漂移。
差分探头用途有哪些？
差分探头主要用于观测差分信号。差分信号是相互参考、而不是以地作为参考点的信号。普通的单端探头也可以测量差分信号，但得到的信号与实际信号相差很大，有可能出现“地弹”现象。
差分探头的应用领域主要是电源转换器、逆变器、马达控制、开关电源行业。

链接1：电磁场电磁波基础笔记之感生动生电动势 - 知乎

链接2：技术干货 | 细说差分信号 - 知乎

链接3：https://www.cnblogs.com/tdyizhen1314/p/17602341.html

链接4：https://zhuge.blog.csdn.net/article/details/78875658?spm=1001.2101.3001.6650.5&utm_medium=distribute.pc_relevant.none-task-blog-2%7Edefault%7EBlogCommendFromBaidu%7ERate-5-78875658-blog-103595446.pc_relevant_aa2&depth_1-utm_source=distribute.pc_relevant.none-task-blog-2%7Edefault%7EBlogCommendFromBaidu%7ERate-5-78875658-blog-103595446.pc_relevant_aa2&utm_relevant_index=10文章浏览阅读2.6w次，点赞29次，收藏135次。所谓差分方式传输，就是发送端在两条信号线上传输的幅值是相等的，相位是相反的电信号，如下图所示：而对于接收端，将会对接收的两条信号做减法运算，这样就获得了幅值翻倍的信号，其抗干扰原理是：假如两条信号都收到同样的（同向、等幅度）的干扰信号，由于接收端是怼接收的两条线信号进行减法处理，因此干扰信号会被基本抵消。也就是说，一个差分放大器的输入有效信号幅度只需要几毫伏，但是它却能_差分毫伏信号是什么样的https://zhuge.blog.csdn.net/article/details/78875658?spm=1001.2101.3001.6650.5&utm_medium=distribute.pc_relevant.none-task-blog-2~default~BlogCommendFromBaidu~Rate-5-78875658-blog-103595446.pc_relevant_aa2&depth_1-utm_source=distribute.pc_relevant.none-task-blog-2~default~BlogCommendFromBaidu~Rate-5-78875658-blog-103595446.pc_relevant_aa2&utm_relevant_index=10