前言
- 今天是国庆节,我们正式来学习Quartus II13.0软件的安装与使用。
- 学习verilog与学习C语言都是学习一门语言,那么学习一门语言,光看理论不敲代码绝对是学习不好的。
- 要用verilog语言敲代码,就要像C语言那样搭建起语言的编译环境,verilog的编译环境是Quartus II13.0。
本章目标:
(1)安装好Quartus II13.0(带modelsim集成包)
(2)用Quartus II搭建一个工程并编译成功
参考资料:
(1)http://www.corecourse.cn/forum.php?mod=viewthread&tid=27692
(2)Quartus II 13.1入门级使用方法 适用于小白_quartus教程-CSDN博客
(3)https://blog.csdn.net/qq_47924403/article/details/119007377?spm=1001.2014.3001.5502
1 安装好Quartus II13.0(带modelsim集成包)
资料:
http://www.corecourse.cn/forum.php?mod=viewthread&tid=27692
打开上面链接会看到以上内容,把三样东西全部下载到电脑的下载文件夹页面。
接下来就是根据指导书上的内容,把Quartus II安装好,很简单。
2 用Quartus II搭建一个工程并编译成功
步骤
(1)
首先不要打开Quartus,不要在Quartus里面新建工程。
先创建文件夹,养成好的编程习惯。
以本次的项目功能命名,比如我要实现一个计数器,所以我把文件夹名命名为cnt,在cnt文件夹里又创建四个文件,doc(放文件资料),par(放Quartus II所创建的工程),rtl(放代码),sim(仿真的东西)。
(2)
- 打开Quartus,创建新的工程。
- 点击next
-
选择好路径,点击next
-
出现以下界面:这个是添加设计代码的地方,不用管它,直接点击Next。
-
这个界面针对的是有开发板的同学,注意一定要是Altera公司生产的芯片,可以去参考开发板手册,了解芯片的型号!!!小白推荐了解了型号之后,直接搜索型号!!!
如果没有开发板的同学,直接点击Next。
- 因为要调用modelsim仿真,所以这里就选择modelsim,语言的话,小白使用的是verilog语言,所以这里选择verilog。然后点击Next。
- 这个界面就是一个你的所选清单,不用管他,直接点击Finish。
- 出现以下界面,正确
- 添加编写verilog语言的文件
10. 点击ok后出现以下界面,成功。
- 复制以下代码,点击保存到rtl文件夹中,再编译。
module cnt(
clk ,
rst ,
cnt
);
input clk ;
input rst ;
output reg [3:0] cnt ;
always@(posedge clk or negedge rst)
begin
if (!rst)
cnt <= 0;
else if (cnt == 4'd15)
cnt <= 0;
else
cnt <= cnt + 1'b1;
end
endmodule
- 结果如下,成功!
我感觉这个软件的编译速度是比较慢的。
学习用Quartus调用Modelsim来进行仿真,请参考这篇博主的文章:https://blog.csdn.net/qq_47924403/article/details/119007377?spm=1001.2014.3001.5502。