循环 7-10

• 代码段

generate
		genvar i;
		for (i=0; i<8; i = i+1) begin: my_block_name
			assign out[i] = in[8-i-1];
		end
endgenerate

• 解释

该代码使用了 $SystemVerilog$ 中的 $generate$ 构造，它允许在编译期间创建硬件结构。$genvar$ 声明定义了一个生成变量 $ i$，可以用于索引。

在 $generate$ 块内部，$for$ 循环从0到7进行迭代（$i$ < $8$）。对于每次迭代，$assign$ 语句将 $in[8-i-1]$ 的值赋给 $out[i]$。这将颠倒 $in$ 数组中的元素顺序，并将它们赋值给 $out$ 数组中对应的元素。

请注意，$generate$ 构造在硬件描述语言（如 $SystemVerilog$）中用于创建硬件结构，但它不是常规过程执行流程的一部分。因此，该代码必须放置在支持 $generate$构造的模块或其他适当的上下文中。

• 代码段

always @(*) begin	
		for (int i=0; i<8; i++)	// int is a SystemVerilog type. Use integer for pure Verilog.
			out[i] = in[8-i-1];
end

• 解释

always 块 7.14

对于硬件合成，有两类始终块是相关的：

组合式：always @(*)
时钟式：always @(posedge clk)
组合总是块等同于赋值语句，因此总有一种方法可以用两种方式来表达组合电路。选择哪种方式主要是看哪种语法更方便。程序块内部代码的语法与外部代码的语法不同。过程块有更丰富的语句集（如if-then、case），不能包含连续赋值*，但也引入了许多新的非直观的错误方式。(*程序连续赋值确实存在，但与连续赋值有些不同，而且不可合成)。

例如，(the assign and combinational always block )分配和组合总是块描述相同的电路。两者都创建了相同的组合逻辑。每当任何输入（右侧）的值发生变化时，两者都将重新计算输出。
在组合逻辑always块中使用敏感性列表的最佳实践。建议使用()作为敏感性列表，而不是显式列出所有信号，因为这样容易出错，并且在硬件综合过程中会被忽略。如果您显式指定了敏感性列表并漏掉了一个信号，则合成的硬件仍将像()一样运行，但仿真不会匹配硬件的行为。（在SystemVerilog中，使用always_comb。）
Verilog中使用的两种不同的变量类型：wire和reg。

在Verilog中，wire类型用于表示连线或信号，它在描述硬件电路时用于连接不同的模块或元件。它通常用于assign语句中，用于在连续赋值中连接模块的输入和输出。

而reg类型则用于表示寄存器或存储器元素，它在描述硬件电路时用于存储数据或状态。它通常用于always块中的过程赋值语句，用于描述时序逻辑或状态机。

这两种类型的选择与硬件综合无关，只是Verilog作为硬件仿真语言时的语法约定。在实际综合成硬件时，这些变量类型都会被映射到适当的硬件元素。
<= 和 = 的区别：
在 Verilog 中，<= 和 = 是赋值操作符，但在 always 块内的上下文中，它们具有不同的含义和行为。

<= 赋值操作符：

<= 被称为非阻塞赋值（non-blocking assignment）操作符。
在 always 块内部使用 <= 进行赋值时，该赋值是并发进行的。
当 always 块的敏感信号（敏感列表）发生变化时，所有的 <= 赋值同时生效，以并行的方式更新信号的值。
这种并发赋值模型可以用于描述多个并行操作，例如时序逻辑中的寄存器更新或多个线程之间的通信。
= 赋值操作符：

= 被称为阻塞赋值（blocking assignment）操作符。
在 always 块内部使用 = 进行赋值时，该赋值是顺序进行的。
当 always 块的执行到达 = 赋值时，它会阻塞（暂停）之后的语句，直到完成当前的赋值操作，然后再继续执行下一个语句。
这种顺序赋值模型可以用于描述时序逻辑中的组合逻辑操作，其中后续的语句可能依赖于当前赋值的结果。
在常见的用法中，通常在组合逻辑中使用 = 赋值操作符，而在时序逻辑（如 always @(posedge clk)）中使用 <= 非阻塞赋值操作符。这样可以确保在时序逻辑中的多个并发赋值在时钟沿上并行执行，而在组合逻辑中的连续赋值按顺序进行。