前言

本文档主要介绍创龙科技TLIMX8MP-EVM评估板硬件接口资源以及设计注意事项等内容。

创龙科技TLIMX8MP-EVM是一款基于NXP i.MX 8M Plus的四核ARM Cortex-A53 + 单核ARM Cortex-M7异构多核处理器设计的高性能工业评估板，由核心板和评估底板组成。ARM Cortex-A53(64-bit)主处理单元主频高达1.6GHz，ARM Cortex-M7实时处理单元主频高达800MHz。处理器采用14nm最新工艺，内置2.3TOPS算力NPU神经网络处理单元、双路独立ISP图像处理单元、双核心GPU图形加速器，并支持1080P60 H.264/H.265视频硬件编解码、三屏异显功能。核心板经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。

评估板接口资源丰富，引出3x USB3.0 HOST、RS232、2x CAN-FD、2x RS485、双路千兆网口（一路支持TSN）、百兆网口等通信接口，板载WIFI模块，支持4G、5G模块，支持NVMe固态硬盘，同时引出MIPI LCD、LVDS LCD、HDMI OUT、CAMERA、LINE IN、LINE OUT、MIC IN等音视频多媒体接口，方便用户快速进行产品方案评估与技术预研。

TLIMX8MP-EVM评估板采用NXP i.MX 8M Plus处理器，IO电平标准一般为1.8V和3.3V，上拉电源一般不超过3.3V。当外接信号电平与IO电平不匹配时，中间需增加电平转换芯片或信号隔离芯片。按键或接口需考虑ESD设计，ESD器件选型时需注意结电容是否偏大，否则可能会影响到信号通信。

图 1 TLIMX8MP-EVM硬件资源图解1

图 2 TLIMX8MP-EVM硬件资源图解2

13 LINE IN/MIC IN/LINE OUT接口

评估底板采用德州仪器(TI)公司的TLV320AIC3106IRGZ音频芯片，引出LINE IN(CON11)、MIC IN(CON25)和LINE OUT(CON10)共3路音频接口，均采用3.5mm音频插座。

CPU通过SAI3总线与TLV320AIC3106IRGZ进行通信，采用I2C1进行配置，地址为0x18。

图 47 LINE IN/MIC IN/LINE OUT接口实物图

图 48 LINE IN/MIC IN/LINE OUT接口电路设计

设计注意事项：

（1）若未使用外部时钟源，可将R364电阻空贴，R365电阻实贴。

14 MIPI LCD接口

J5为MIPI LCD显示接口，采用40pin FFC连接器，间距0.5mm。

J6为MIPI LCD的电容触摸接口CAP TS，采用6pin FFC连接器，间距0.5mm。评估板使用I2C3总线与其连接实现通信。

图 49 MIPI LCD接口实物图

图 50 MIPI LCD接口电路设计

设计注意事项：

（1）为确保CAP TS(J6)的nINT引脚功能正常，请添加100K上拉电阻。

（2） CAP TS(J6)的nINT引脚需使用支持中断功能的GPIO引脚；

（3）由于HDMI2 OUT和MIPI LCD接口共用MIPI_DSI1总线，因此HDMI2 OUT和MIPI LCD接口不可同时使用。

（4）触摸屏一般存在两个可选I2C地址，当RESET(RST)完成上电时会读取INT(nINT)引脚信号的高低电平以此来选择触摸屏的I2C地址。

图 51 触摸屏上电时序和地址选择说明图

15 CAMERA1/CAMERA2接口

评估板通过MIPI_CSI1、MIPI_CSI2总线分别引出CAMERA1(J8)和CAMERA2(J9)摄像头接口，均采用30pin FFC连接器，间距0.5mm。

评估板分别使用I2C1、I2C2总线配置CAMERA1和CAMERA2。

图 52 CAMERA1/CAMERA2接口实物图

图 53 CAMERA1/CAMERA2接口电路设计

设计注意事项：

（1）由于CAMERA1/CAMERA2摄像头接口的信号电平为1.8V，但核心板输出的I2C1、I2C2、CCM_CLKO1和CCM_CLKO2信号电平为3.3V，因此需进行电平转换为1.8V后，再连接至CAMERA1/CAMERA2接口使用。

16 HDMI OUT接口

16.1 HDMI1 OUT接口

评估底板通过HDMI总线直接引出HDMI1 OUT(CON21)视频输出接口，采用标准19pin HDMI连接器。支持HDMI 2.0标准，支持2160P超高清视频输出.

图 54 HDMI1 OUT接口实物图

图 55 HDMI1 OUT接口电路设计

设计注意事项：

（1） HDMI接口HPLG信号需通过分压电阻(R294、R297)输入3.3V信号至核心板，HPLG信号可与3.3V或者5V电平IO进行连接。当外部设备接入时，会将此信号拉高。

（2）请勿将HDMI接口输出的VDD_5V0_HDMI1电源用于其他负载供电。

（3） AC22/HDMI_DDC_SCL/3V3和AF22/HDMI_DDC_SDA/3V3的IO电平为3.3V，需转换为5V电平再引出至HDMI接口。为防止核心板掉电时通过HDMI接口馈电，需参考评估底板电路设计添加D32和D33器件。

16.2 HDMI2 OUT接口

评估底板采用龙迅(Lontium)公司的LT8912B芯片方案，通过MIPI_DSI1总线拓展HDMI2 OUT接口，采用标准19pin HDMI连接器。支持HDMI1.4标准，支持1080P高清视频输出。

图 56 HDMI2 OUT接口实物图

图 57 HDMI2 OUT接口电路设计

图 58 HDMI2 OUT接口电路设计

设计注意事项：

（1）由于HDMI2 OUT接口由MIPI_DSI1拓展引出，因此请勿同时使用HDMI2 OUT和MIPI LCD接口。

（2）请勿将HDMI接口输出的VDD_5V0_HDMI2电源用于其他负载供电。

（3）为防止核心板掉电时通过HDMI接口馈电，需参考评估底板电路添加D34器件。

17 LVDS LCD接口

CON23为双路8bit LVDS LCD接口，采用30pin双排针，间距2.0mm，包含LVDS信号及供电电源。CON24为BACK LIGHT背光控制接口，采用6pin白色端子座，间距2.0mm。J7为RES TS电阻触摸屏接口，采用4pin排针，间距2.54mm。

图 59 LVDS LCD接口实物图

图 60 LVDS LCD接口电路设计

图 61 RES TS电阻触摸屏接口电路设计

设计注意事项：

（1） LVDS差分对的终端匹配电阻100R需靠近CON23接口放置。

18 USB接口

评估底板引出4路USB接口。CON12、CON13和CON14为USB3.0 HOST接口，采用侧插Type-A型连接器；CON6为USB3.0 DRD接口，采用Type-C型连接器。

18.1 USB3.0 HOST接口

评估底板采用赛普拉斯(CYPRESS)公司的4端口USB3.0 HUB控制器CYUSB3314-88LTXIT，将USB2总线拓展为4路USB3.0 HOST，并将其中3路引出至USB3.0 HOST1、USB3.0 HOST2、USB3.0 HOST3接口，将另外1路USB3.0 HOST(USB2_HUB1)总线，通过USB2.0 HUB芯片(CH334H)拓展为4路USB2.0 HOST总线。

CYUSB3314-88LTXIT芯片符合USB3.0协议规范，支持超速(SS)、高速(HS)、全速(FS)以及低速(LS)模式。

图 62 USB3.0 HOST接口实物图

图 63 USB3.0 HOST接口电路设计

图 64 USB3.0 HOST接口电路设计

图 65 USB3.0 HOST接口电路设计

图 66 USB3.0 HOST接口电路设计

设计注意事项：

（1） CYUSB3314-88LTXIT中US_RXM、US_RXP引脚的AC耦合电容(C128、C129)需靠近芯片(U33)放置，US_TXM、US_TXP的AC耦合电容(C372、C371)需靠近核心板B2B连接器放置。

18.2 USB3.0 DRD接口

CON6为USB3.0 DRD接口，采用24pin Type-C母座，由核心板通过USB1总线引出。

评估底板采用韦尔半导体(WILLSEMI)的Type-C控制芯片WUSB3801Q-12/TR，实现通信角色的检测功能。

由于USB3.0差分对信号速率高达5Gbps，因此不能按USB2.0方式直接分叉连接至Type-C接口正面和反面。建议选用沁恒微电子(WCH)公司的USB切换开关芯片CH482D实现正反接功能，该芯片支持USB3.0 Super Speed、PCIe Gen1/2、SATA/SAS 1.5Gbps/3Gbps/6Gbps、DisplayPort等2路差分信号的二选一切换。

图 67 USB3.0 DRD接口实物图

图 68 USB3.0 DRD接口电路设计

设计注意事项：

（2） CH482D中TX1+、TX1-、TX2+、TX2-的AC耦合电容(C374、C373、C377、C376)需靠近芯片(U27)放置。

19 Ethernet接口

评估板包含2个ETH RGMII千兆网口和1个ETH USB百兆网口。

CPU内部集成2个Gigabit Ethernet控制器，支持2路原生RGMII千兆网口，其中一路ENET_QOS支持TSN工业协议。

19.1 ETH1/ETH2千兆网口

评估底板通过裕太微电子(Motorcomm)公司的YT8521SH-CA集成以太网收发器方案，提供2路10/100/1000Mbps自适应以太网，采用双层千兆RJ45连接器，RJ45连接器已内置隔离变压器。其中下层为ETH1千兆网口，上层为ETH2千兆网口。

2路千兆网口均使用独立的RGMII总线、MDIO总线实现PHY通信以及配置。其中，ETH1由ENET1_RGMII总线控制，ETH2由ENET_QOS_RGMII总线控制。

YT8521SH-CA符合10BASE-Te、100BASE-TX和1000BASE-T IEEE802.3标准，提供交叉检测、自动校正、极性校正和自适应均衡等功能。

图 69 ETH1/ETH2千兆网口实物图

图 70 ETH1接口电路设计

图 71 ETH2接口电路设计

设计注意事项：

（1） ETH1和ETH2的PHY使用1.8V IO电平。对应的RGMII总线电平选择通过CFG_LDO[1:0]进行配置，对应电路的供电引脚为YT8521SH-CA芯片的DVDD_RGMII。

（2） XTAL_I、XTAL_O引脚接入25MHz无源晶振。如需使用25MHz有源晶振，可从XTAL_I引脚接入，并将XTAL_O引脚悬空处理。

（3）评估底板采用的YT8521SH-CA方案，使用了内部产生的1.2V电压(VDD_1V2_ETH1、VDD_1V2_ETH2)进行核心逻辑供电，无需额外提供1.2V电压。VDD_1V2_ETH1、VDD_1V2_ETH2请勿用于其它负载供电。

（4） YT8521SH-CA芯片要求在供电稳定后保持100ms，再拉高复位信号；推荐使用IO控制PHY芯片的复位。

（5） PCB布局布线说明：

a) ESD器件注意放置在紧靠RJ45连接器的位置。

b) MDIx_P/N_D信号注意按100ohm差分信号走线，晶振提供的时钟信号建议包地处理。

c) RGMII总线中的收发两组信号应分别做±50mil等长处理，请注意获取核心板硬件说明书中提供的对应信号在核心板内的走线长度。

19.2 ETH3(USB2)百兆网口

评估底板采用和芯润德科技公司的SR9900AI集成以太网控制电路方案，通过USB2_HUB1_1总线拓展1路10/100Mbps自适应以太网，使用内置隔离变压器的百兆RJ45插座(CON16)。

SR9900AI符合IEEE802.3 10Base-T/100Base-TX和IEEE802.3 100Base-FX标准，提供极性、相位偏移校正，网线交叉检测及自动校正等功能。

备注：评估底板采用USB2.0 HUB芯片(CH334H)将USB2_HUB1总线拓展为4路USB2.0 HOST总线，将其中1路USB2_HUB1_1总线进行ETH3(USB2)百兆网口拓展。

图 72 ETH3(USB2)百兆网口实物图

图 73 ETH3(USB2)百兆网口电路设计

设计注意事项：

（1）靠近RJ45连接器的PESDALC10N5VU为10pin封装的ESD器件，请注意并排的2个引脚（如IN1和NC4、IN2和NC3）在ESD器件内部并无连接，实际设计中应将对应引脚直接外部短接处理（如下图），即对应引脚的网络名需保持一致，便于PCB布线。

图 74 ESD电路设计

20 4G模块接口

CON17为4G模块拓展接口，采用Mini PCIe插槽。可适配移远EM05CEFC-128-SGAS 4G模块。评估底板通过USB2.0 HUB芯片(CH334H)将USB2_HUB1总线拓展为4路USB2.0 HOST总线，将其中1路USB2_HUB1_2总线进行4G模块拓展。

图 75 4G模块接口实物图

CON19为4G模块和5G模块共用的Micro SIM卡座，采用插卡自弹形式，不带检测引脚，使用时需正确插入相应的Micro SIM卡。

图 76 4G/5G Micro SIM卡座实物图

图 77 4G模块接口电路设计

设计注意事项：

（1）为保证4G模块的电源稳定供应，其3.3V电源需由MIC29302S/TR独立供电，至少提供2A电流输出。如需替换其他电源，建议使用LDO，详细请参考4G模块数据手册要求。

（2）如需控制4G模块供电，可实贴R219和R221电阻，通过GPIO控制4G模块电源使能状态。

21 M.2 PCIe NVMe/5G接口

CON20为NVMe固态硬盘/5G模块拓展接口，采用M.2 B Key插槽，通过PCIe 3.0总线进行拓展，支持PCIe Gen3标准，最高通信速率8Gbps，默认作为PCIe RC(Root Complex)使用。可适配移远RM500Q-GL 5G模块及M.2 B Key接口类型NVMe固态硬盘。

评估底板通过USB2.0 HUB芯片将(CH334H)USB2_HUB1总线拓展为4路USB2.0 HOST总线，将其中1路USB2_HUB1_4总线进行5G模块拓展。

评估底板采用美台(Diodes)公司的时钟芯片PI6C557-03BLEX，输出2路HCSL电平的差分时钟，其中1路差分时钟提供至M.2 PCIe NVMe/5G接口(CON20)，另外1路提供至核心板内部使用。