1.什么是STA环境 DUA(待分析设计)会与其它同步设计交互,例如DUA从触发器接收数据,并将数据输出到DUA外部的另一个触发器。为了对这种设计执行STA,需要指定触发器的时钟、以及进入设计和退出设计的所有路径的时序约束。 2.时钟配置 定义时钟 定义时钟需要: 时钟源 周期 占空比 边沿时间 create_clock -name SYSCLK -period 20 -waveform { 0 5} [get_ports SCLK] 时钟名为SYSCLK,并在端口SCLK上定义, 周期为20ns。 -waveform {上升沿, 下降沿 ...}&#