一、Makefile的引入及规则
使用keil, mdk,avr等工具开发程序时点击鼠标就可以编译了，它的内部机制是什么？它怎么组织管理程序？怎么决定编译哪一个文件？
答：实际上windows工具管理程序的内部机制，也是Makefile，我们在linux下来开发裸板程序的时候，使用Makefile组织管理这些程序。
组织管理程序，组织管理文件，我们写一个程序来实验一下：
文件a.c
#include <stdio.h>
int main()
{
func_b();
return 0;
}
文件b.c
#include <stdio.h>
void func_b()
{
printf("This is B\n");
}
编译：
gcc -o test a.c b.c
运行：
./test
结果：
This is B
gcc -o test a.c b.c 这条命令虽然简单，但是它完成的功能不简单。
我们来看看它做了哪些事情，
我们知道.c程序得到可执行程序它们之间要经过四个步骤：
- 1.预处理
- 2.编译
- 3.汇编
- 4.链接
我们经常把前三个步骤统称为编译了。我们具体分析：gcc -o test a.c b.c这条命令它们要经过下面几个步骤：
- 1）对于a.c：执行：预处理 编译 汇编 的过程，a.c ==>xxx.s ==>xxx.o 文件。
- 2）对于b.c：执行：预处理 编译 汇编 的过程，b.c ==>yyy.s ==>yyy.o 文件。
- 3）最后：xxx.o和yyy.o链接在一起得到一个test应用程序。
提示：gcc -o test a.c b.c -v ：加上一个**‘-v’**选项可以看到它们的处理过程，
第一次编译 a.c 得到 xxx.o 文件，这是很合乎情理的， 执行完第一次之后，如果修改 a.c 又再次执行：gcc -o test a.c b.c，对于 a.c 应该重新生成 xxx.o，但是对于 b.c 又会重新编译一次，这完全没有必要，b.c 根本没有修改，直接使用第一次生成的 yyy.o 文件就可以了。
缺点：对所有的文件都会再处理一次，即使 b.c 没有经过修改，b.c 也会重新编译一次，当文件比较少时，这没有没有什么问题，当文件非常多的时候，就会带来非常多的效率问题如果文件非常多的时候，我们，只是修改了一个文件，所用的文件就会重新处理一次，编译的时候就会等待很长时间。
对于这些源文件，我们应该分别处理，执行：预处理 编译 汇编，先分别编译它们，最后再把它们链接在一次，比如：
编译：
gcc -o a.o a.c
gcc -o b.o b.c
链接：
gcc -o test a.o b.o
比如：上面的例子，当我们修改a.c之后,a.c会重现编译然后再把它们链接在一起就可以了。b.c就不需要重新编译。
那么问题又来了，怎么知道哪些文件被更新了/被修改了？
比较时间：比较 a.o 和 a.c 的时间，如果a.c的时间比 a.o 的时间更加新的话，就表明 a.c 被修改了，同理b.o和b.c也会进行同样的比较。比较test和 a.o,b.o 的时间，如果a.o或者b.o的时间比test更加新的话，就表明应该重新生成test。Makefile
就是这样做的。我们现在来写出一个简单的Makefile:
Makefie最基本的语法是规则，规则：
目标 : 依赖1 依赖2 ...
[TAB]命令
当“依赖”比“目标”新，执行它们下面的命令。我们要把上面三个命令写成Makefie规则，如下：
test ：a.o b.o //test是目标，它依赖于a.o b.o文件，一旦a.o或者b.o比test新的时候，就需要执行下面的命令，重新生成test可执行程序。
gcc -o test a.o b.o
a.o : a.c //a.o依赖于a.c，当a.c更加新的话，执行下面的命令来生成a.o
gcc -c -o a.o a.c
b.o : b.c //b.o依赖于b.c,当b.c更加新的话，执行下面的命令，来生成b.o
gcc -c -o b.o b.c
我们来作一下实验：
在改目录下我们写一个Makefile文件：
文件：Makefile
test:a.o b.o
gcc -o test a.o b.o
a.o : a.c
gcc -c -o a.o a.c
b.o : b.c
gcc -c -o b.o b.c
上面是Makefie中的三条规则。Makefile,就是名字为Makefile的文件。当我们想编译程序时，直接执行make命令就可以了，一执行make命令它想生成第一个目标test可执行程序,如果发现a.o 或者b.o没有，就要先生成a.o或者b.o，发现a.o依赖a.c，有a.c但是没有a.o,他就会认为a.c比a.o新，就会执行它们下面的命令来生成a.o，同理b.o和b.c的处理关系也是这样的。
如果修改a.c ，我们再次执行make，它的本意是想生成第一个目标test应用程序,它需要先生成a.o,发现a.o依赖a.c(执行我们修改了a.c)发现a.c比a.o更加新，就会执行gcc -c -o a.o a.c命令来生成a.o文件。b.o依赖b.c，发现b.c并没有修改，就不会执行gcc -c -o b.o b.c来重新生成b.o文件。现在a.o b.o都有了，其中的a.o比test更加新，就会执行 gcc -o test a.ob.o来重新链接得到test可执行程序。所以当执行make命令时候就会执行下面两条执行：
gcc -c -o a.o a.c
gcc -o test a.o b.o
我们第一次执行make的时候，会执行下面三条命令(三条命令都执行)：
gcc -c -o a.o a.c
gcc -c -o b.o b.c
gcc -o test a.o b.o
再次执行make 就会显示下面的提示：
make: `test' is up to date.
我们再次执行make就会判断Makefile文件中的依赖，发现依赖没有更新，所以目标文件就不会重现生成，就会有上面的提示。当我们修改a.c后，重新执行make,
就会执行下面两条指令：
gcc -c -o a.o a.c
gcc -o test a.o b.o
我们同时修改a.c b.c，执行make就会执行下面三条指令。
gcc -c -o a.o a.c
gcc -c -o b.o b.c
gcc -o test a.o b.o
a.c文件修改了，重新编译生成a.o, b.c修改了重新编译生成b.o，a.o,b.o都更新了重新链接生成test可执行程序，Makefie的规则其实还是比较简单的。规则是Makefie的核心，
执行make命令的时候，就会在当前目录下面找到名字为：Makefile的文件，根据里面的内容来执行里面的判断/命令。
二、Makefile的语法
本节我们只是简单的讲解Makefile的语法，如果想比较深入
学习Makefile的话可以：
- a. 百度搜 “gnu make 于凤昌”。
- b. 查看官方文档: http://www.gnu.org/software/make/manual/
2.1 通配符
假如一个目标文件所依赖的依赖文件很多，那样岂不是我们要写很多规则，这显然是不合乎常理的
我们可以使用通配符，来解决这些问题。
我们对上节程序进行修改代码如下：
test: a.o b.o
gcc -o test $^
%.o : %.c
gcc -c -o $@ $<
%.o：表示所用的.o文件
%.c：表示所有的.c文件
$@：表示目标
$<：表示第1个依赖文件
$^：表示所有依赖文件
我们来在该目录下增加一个 c.c 文件，代码如下：
#include <stdio.h>
void func_c()
{
printf("This is C\n");
}
然后在main函数中调用修改Makefile，修改后的代码如下：
test: a.o b.o c.o
gcc -o test $^
%.o : %.c
gcc -c -o $@ $<
执行：
make
结果：
gcc -c -o a.o a.c
gcc -c -o b.o b.c
gcc -c -o c.o c.c
gcc -o test a.o b.o c.o
运行：
./test
结果：
This is B
This is C
2.2 假想目标: .PHONY
1.我们想清除文件，我们在Makefile的结尾添加如下代码就可以了：
clean:
rm *.o test
- 1）执行 make ：生成第一个可执行文件。
- 2）执行 make clean : 清除所有文件，即执行： rm *.o test。
make后面可以带上目标名，也可以不带，如果不带目标名的话它就想生成第一个规则里面的第一个目标。
2.使用Makefile
执行：make [目标] 也可以不跟目标名，若无目标默认第一个目标。我们直接执行make的时候，会在makefile里面找到第一个目标然后执行下面的指令生成第一个目标。当我们执行 make clean 的时候，就会在 Makefile 里面找到 clean 这个目标，然后执行里面的命令，这个写法有些问题，原因是我们的目录里面没有 clean 这个文件，这个规则执行的条件成立，他就会执行下面的命令来删除文件。
如果：该目录下面有名为clean文件怎么办呢？
我们在该目录下创建一个名为 “clean” 的文件，然后重新执行：make然后makeclean，结果(会有下面的提示：)：
make: \`clean' is up to date.
它根本没有执行我们的删除操作，这是为什么呢？
我们之前说，一个规则能过执行的条件：
- 1)目标文件不存在
- 2)依赖文件比目标新
现在我们的目录里面有名为“clean”的文件，目标文件是有的，并且没有
依赖文件，没有办法判断依赖文件的时间。这种写法会导致：有同名的"clean"文件时，就没有办法执行make clean操作。解决办法：我们需要把目标定义为假象目标，用关键子PHONY
.PHONY: clean //把clean定义为假象目标。他就不会判断名为“clean”的文件是否存在，
然后在Makfile结尾添加.PHONY: clean语句，重新执行：make clean，就会执行删除操作。
2.3 变量
在makefile中有两种变量：
2.3.1 简单变量(即使变量)：
A := xxx # A的值即刻确定，在定义时即确定
对于即使变量使用 “:=” 表示，它的值在定义的时候已经被确定了
2.3.2 延时变量
B = xxx # B的值使用到时才确定
对于延时变量使用“=”表示。它只有在使用到的时候才确定，在定义/等于时并没有确定下来。
想使用变量的时候使用“$”来引用，如果不想看到命令是，可以在命令的前面加上"@"符号，就不会显示命令本身。当我们执行make命令的时候，make这个指令本身，会把整个Makefile读进去，进行全部分析，然后解析里面的变量。常用的变量的定义如下：
:= # 即时变量
= # 延时变量
?= # 延时变量, 如果是第1次定义才起效, 如果在前面该变量已定义则忽略这句
\+= # 附加, 它是即时变量还是延时变量取决于前面的定义
?=: 如果这个变量在前面已经被定义了，这句话就会不会起效果，
实例：
A := $(C)
B = $(C)
C = abc
#D = 100ask
D ?= weidongshan
all:
@echo A = $(A)
@echo B = $(B)
@echo D = $(D)
C += 123
执行：
make
结果：
A =
B = abc 123
D = weidongshan
分析：
-
A := $©
A为即使变量，在定义时即确定，由于刚开始C的值为空，所以A的值也为空。 -
B = $©
B为延时变量，只有使用到时它的值才确定，当执行make时，会解析Makefile里面的所用变量，所以先解析C= abc,然后解析C += 123，此时，C = abc 123，当执行：@echo B = $(B) B的值为 abc 123。 -
D ?= weidongshan
D变量在前面没有定义，所以D的值为weidongshan，如果在前面添加D = 100ask，最后D的值为100ask。
我们还可以通过命令行存入变量的值 例如：
执行：make D=123456里面的D?= weidongshan这句话就不起作用了。
make D=123456
结果：
A =
B = abc 123
D = 123456
2.3.3 变量的导出(export)
在编译程序时，我们会不断地使用make -C dir切换到其他目录，执行其他目录里的Makefile。如果想让某个变量的值在所有目录中都可见，要把它export出来。
比如CC = $(CROSS_COMPILE)gcc，这个CC变量表示编译器，在整个过程中都是一样的。定义它之后，要使用export CC把它导出来。
2.3.4 shell命令
比如：
TOPDIR := $(shell pwd)
这是个立即变量，TOPDIR等于shell命令pwd的结果。
2.3.5 放置第1个目标
执行make命令时如果不指定目标，那么它默认是去生成第1个目标。所以第 1 个目标，位置很重要。有时候不太方便把第1个目标完整地放在文件前面，这时可以在文件的前面直接放置目标，在后面再完善它的依赖与命令。比如：
First_target: //这句话放在前面
......// 其他代码，比如 include 其他文件得到后面的 xxx 变量
First_target : $(xxx) $(yyy) // 在文件的后面再来完善
command
三、Makefile函数
makefile里面可以包含很多函数，这些函数都是make本身实现的，下面我们来几个常用的函数。引用一个函数用“$”。
3.1 函数foreach[遍历]
函数foreach语法如下：
$(foreach var,list,text)
前两个参数，var和list，将首先扩展，注意最后一个参数text此时不扩展；接着，对每一个list扩展产生的字，将用来为var扩展后命名的变量赋值；然后text引用该变量扩展；因此它每次扩展都不相同。结果是由空格隔开的text。在list中多次扩展的字组成的新的 list。text多次扩展的字串联起来，字与字之间由空格隔开，如此就产生了函数foreach的返回值。
实例：
A = a b c
B = $(foreach f, &(A), $(f).o)
all:
@echo B = $(B)
结果：
B = a.o b.o c.o
3.2 函数filter/filter-out[过滤]
函数filter/filter-out语法如下：
$(filter pattern...,text) # 在text中取出符合patten格式的值
$(filter-out pattern...,text) # 在text中取出不符合patten格式的值
实例：
C = a b c d/
D = $(filter %/, $(C))
E = $(filter-out %/, $(C))
all:
@echo D = $(D)
@echo E = $(E)
结果：
D = d/
E = a b c
3.3 Wildcard函数[通配符]
函数Wildcard语法如下：
$(wildcard pattern) # pattern定义了文件名的格式, wildcard取出其中存在的文件。
这个函数wildcard会以pattern这个格式，去寻找存在的文件，返回存在文件的名字。
实例：
在该目录下创建三个文件：a.c b.c c.c
files = $(wildcard *.c)
all:
@echo files = $(files)
结果：
files = a.c b.c c.c
我们也可以用wildcard函数来判断，真实存在的文件
实例：
files2 = a.c b.c c.c d.c e.c abc
files3 = $(wildcard $(files2))
all:
@echo files3 = $(files3)
结果：
files3 = a.c b.c c.c
3.4 patsubst函数
函数patsubst语法如下：
$(patsubst pattern,replacement,$(var))
patsubst函数是从var变量里面取出每一个值，如果这个符合pattern格式，把它替换成replacement格式
实例：
files2 = a.c b.c c.c d.c e.c abc
dep_files = $(patsubst %.c,%.d,$(files2))
all:
@echo dep_files = $(dep_files)
结果：
dep_files = a.d b.d c.d d.d e.d abc
四、Makefile实例
在c.c里面，包含一个头文件c.h，在c.h里面定义一个宏，把这个宏打印出来。
c.c
#include <stdio.h>
#include <c.h>
void func_c()
{
printf("This is C = %d\n", C);
}
c.h
#define C 1
然后上传编译，执行./test,打印出
This is B
This is C =1
测试没有问题，然后修改c.h
#define C 2
重新编译，发现没有更新程序，运行，结果不变，说明现在的Makefile存在问题。
test:a.o b.o c.o
gcc -o test $^
%.o : %.c
gcc -c -o $@ $<
clean:
rm *.o test
.PHONY: clean
为什么会出现这个问题呢， 首先我们test依赖c.o，c.o依赖c.c，如果我们更新c.c，会重新更新整个程序。但c.o也依赖c.h，我们更新了c.h，并没有在Makefile上体现出来，导致c.h的更新，Makefile无法检测到。因此需要添加:
c.o : c.c c.h
也就是
test:a.o b.o c.o
gcc -o test $^
c.o : c.c c.h
%.o : %.c
gcc -c -o $@ $<
clean:
rm *.o test
.PHONY: clean
现在每次修改c.h，Makefile都能识别到更新操作，从而更新最后输出文件。
这样又冒出了一个新的问题，**我们怎么为每个.c文件添加.h文件呢？**对于内核，有几万个文件，不可能为每个文件依次写出其头文件。因此需要做出改进，让其自动生成头文件依赖，可以参考这篇文章：http://blog.csdn.net/qq1452008/article/details/50855810
gcc -M a.c // 打印出依赖a.c所需要的依赖文件
gcc -M -MF a.d a.c // 把a.c所需要的依赖文件写入文件a.d
gcc -c -o a.o a.c -MD -MF a.d // 编译a.o, 把a.c需要的依赖文件写入文件a.d
修改Makefile如下
# 用objs变量将.o文件放在一块
objs = a.o b.o c.o
# 把obj里所有文件都变为.%.d格式，并用变量dep_files表示
dep_files := $(patsubst %,.%.d, $(objs))
# 执行上面命令之后dep_files = a.o.d b.o.d c.o.d
# 判断dep_files是否存在
dep_files := $(wildcard $(dep_files))
# 目标文件test依赖所有的.o文件
test: $(objs)
gcc -o test $^
# 如果dep_files变量不为空，就将其包含进来
ifneq ($(dep_files),)
include $(dep_files)
endif
%.o : %.c
gcc -c -o $@ $< -MD -MF .$@.d
clean:
rm *.o test
distclean:
rm $(dep_files)
.PHONY: clean
首先用obj变量将.o文件放在一块。利用前面讲到的函数，把obj里所有文件都变为.%.d格式，并用变量dep_files表示。利用前面介绍的wildcard函数，判断dep_files是否存在。然后是目标文件test依赖所有的.o文件。如果dep_files变量不为空，就将其包含进来。然后就是所有的.o文件都依赖.c文件，且通过-MD -MF生成.d依赖文件。清理所有的.o文件和目标文件清理依赖.d文件。
现在我门修改了任何.h文件，最终都会影响最后生成的文件，也没任何手工添加.h、.c、.o文件，完成了支持头文件依赖。
下面再添加CFLAGS，即编译参数。比如加上编译参数-Werror，把所有的警告当成错误。
CFLAGS = -Werror -Iinclude
......
%.o : %.c
gcc $(CFLAGS) -c -o $@ $< -MD -MF .$@.d
现在重新make，发现以前的警告就变成了错误，必须要解决这些错误编译才能进行。在a.c里面声明一下函数：
void func_b();
void func_c();
重新make，错误就没有了。
除了编译参数-Werror，还可以加上-I参数，指定头文件路径，-Iinclude表示当前的inclue文件夹下。此时就可以把c.c文件里的#include ".h"改为#include <c.h>，前者表示当前目录，后者表示编译器指定的路径和GCC路径。
五、通用Makefile的设计思想
A. 在Makefile文件中确定要编译的文件、目录，比如：
obj-y += main.o
obj-y += a/
Makefile文件总是被Makefile.build包含的。
B. 在 Makefile.build 中设置编译规则，有 3 条编译规则：
- 1、怎么编译子目录？ 进入子目录编译：
$(subdir-y):
make -C $@ -f $(TOPDIR)/Makefile.build
- 2、怎么编译当前目录中的文件？
%.o : %.c
$(CC) $(CFLAGS) $(EXTRA_CFLAGS) $(CFLAGS_$@) -Wp,-MD,$(dep_file) -c -o $@ $<
- 3.当前目录下的.o 和子目录下的 built-in.o 要打包起来：
built-in.o : $(cur_objs) $(subdir_objs)
$(LD) -r -o $@ $^
C. 顶层 Makefile 中把顶层目录的built-in.o链接成 APP
$(TARGET) : built-in.o
$(CC) $(LDFLAGS) -o $(TARGET) built-in.o
