1、前言

如今的FPGA板卡随着FPGA本身性能的提高也越来越高端，特别是在高速接口方面表现得越发明显，以Xilinx的7系列FPGA为例，板卡上一般都会有DDR3、SFP、QSFP、SADA、PCIE、FMC等高速接口，不同的高度接口对时钟的要求并不完全一致，而比如vivado调用的PLL IP核无法生成差分输出时钟，所以目前市面上的友商板卡几乎都是使用专用的时钟芯片，比如某型号的，用跳线帽来决定输出那种频率的时钟，这种方法不能说不好，但至少不帅。。。使用前还要去弄一下跳线帽，感觉有点坤里坤气。。。所以si5338这种芯片就出来了。。。它可以通过i2c总线编程实现输出差分时钟频率的自由配置。

本设计使用si5338芯片输出3路差分时钟，时钟频率可通过i2c总线自由配置，本设计提供i2c总线配置源码，提供si5338芯片设计原理图，提供si5338芯片官方软件的使用方法，本设计经过反复大量测试稳定可靠，可在项目中直接移植使用，工程代码可综合编译上板调试，可直接项目移植，适用于在校学生、研究生项目开发，也适用于在职工程师做项目开发，可应用于医疗、军工等行业的高速信号时钟配置领域；
提供完整的、跑通的工程源码和技术支持；
工程源码和技术支持的获取方式放在了文章末尾，请耐心看到最后；

2、设计框图

设计框图如下：
在这里插入图片描述
FPGA通过i2c配置模块配置si5338时钟芯片输出3路差分时钟，频率分别为200M、156.25M、125M，为了单独测试是否配置成功，可以用示波器测试时钟引脚，也可以像我这样将3路时钟接入FPGA，经过差分转单端解为单端时钟，再经过LED闪灯模块使与之连接的LED灯闪烁，很简单那，LED闪灯这块属于验证性质，可以删除不要。

3、si5338原理图设计

si5338输入为50M时钟，输出3路差分时钟，引出i2c配置引脚致FPGA，原理图暂不在文章里给出，但会整体打包在资料里，感兴趣的可以下载完整的资料包。路径如下：
在这里插入图片描述

4、si5338使用流程

首先安装官方给的软件，软件安装包目录如下：
在这里插入图片描述
安装好后打开软件：

输入配置“Input Configuration”选择“Single-ended on IN3(5-350MHZ)”,输入频率“Enter the frequency”填写 50，点击 OK

配置 4 通道输出频率，CLK0 为 200MHZ；CLK1 为 200156.25MHZ；CLK2 为125MHZ；点击“Create Plan”后再点击“Apply Values to Register Map”；
在这里插入图片描述

在“Output Drivers”标签页，设置 CLK0A/B 设置成 1.5V HSTL，其它都设置成默认 3.3V LVDS，点击“Apply Values to Register Map”；这里的配置得根据自己的原理图来：

在“Power”页，默认配置，点击“Apply to Device”；
在这里插入图片描述
“Inc and Dec”页点击“Apply Values to Register Map”

“Spread Spectrum”页点击“Apply Values to Register Map”

点击“Options->Save C Code Header File…”,保存一个“register_map.h”文件，这个文件后面会用到。

使用 Python 转换寄存器配置文件
资料包里提供了一个 Python 脚本，用于把“register_map.h”文件转换为一个mif 文件，mif 文件可以被 VHDL 读取并初始化一个 ROM，用于配置 SI5338 的寄存器，安装好 Python 环境后可以直接点击“parse_register_map.py”，这个时候会生成一个“si5338.mif”文件。文件路径如下：
在这里插入图片描述
这里我们可以把“si5338.mif”文件名字改为“si5338_i4_50_200_156_125_100.mif”，这个文件会作为FPGA代码里i2c总线写寄存器的“查找表”；