由于板卡在工作中会受到各种各样的干扰，这些干扰不仅影响系统运行的稳定性，同时也有可能带来误差，因此考虑如何抑制干扰，提高电磁兼容性是PCB布局布线时的一项重要任务。海翎光电的小编现将PCB布局布线中需要主要考虑的因素列在下面：

一、 布局

1、遵照“先大后小，先难后易”的布置原则，即重要的单元电路、核心元器件应当优先布局；

2、布局中应参考原理框图，根据主信号流向规律安排主要元器件；

3、元器件的排列要便于调试和维修，小元件周围不能放置大元件、需调试的元器件周围要有足够的空间；

4、相同结构电路部分，尽可能采用“对称式”标准布局；

5、按照均匀分布、重心平衡、版面美观的标准优化布局；

6、同类型插装元器件在X或Y方向上应朝一个方向放置。同一种类型的有极性分立元件也尽量在X或Y方向上保持一致，便于生产和检验。

7、发热元件应均匀分布，利于单板和整机的散热，除温度检测元件以外的温度敏感器件应远离发热量的元器件。

8、布局应尽量满足以下要求：总的连线尽可能短，关键信号线最短；高电压、大电流信号与小电流，低电压的弱信号完全分开；模拟信号与数字信号分开；高频信号与低频信号分开；高频元器件的间隔要充分。

9、去偶电容的布局要尽量靠近IC的电源管脚，并使之与电源和地之间形成的回路最短。

10、元件布局时,应适当考虑使用同一种电源的器件尽量放在一起, 以便于将来的电源分隔。

二、布线

（一）布线优先次序

关键信号线优先：摸拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线

密度优先原则：从单板上连接关系最复杂的器件着手布线。从单板上连线最密集的区域开始布线

注：尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布线层，并保证其最小的回路面积。必要时应采取手工优先布线、屏蔽和加大安全间距等方法。保证信号质量。

    电源层和地层之间的EMC环境较差，应避免布置对干扰敏感的信号。

    有阻抗控制要求的网络应尽量按线长线宽要求布线。

（二）四种具体走线方式

1、时钟的布线：

    时钟线是对EMC 影响最大的因素之一。在时钟线上应少打过孔，尽量避免和其它信号线并行走线，且应远离一般信号线，避免对信号线的干扰。同时应避开板上的电源部分，以防止电源和时钟互相干扰。

如果板上有专门的时钟发生芯片，其下方不可走线，应在其下方铺铜，必要时还可以对其专门割地。对于很多芯片都有参考的晶体振荡器，这些晶振下方也不应走线，要铺铜隔离。

2、直角走线:

    直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。

直角走线对信号的影响就是主要体现在三个方面：

• 拐角可以等效为传输线上的容性负载，减缓上升时间；

• 阻抗不连续会造成信号的反射；

• 直角尖端产生的EMI。

3、差分走线:

    差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计。通俗地说，其就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态是“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。

差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：

①、抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。

②、能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。

③、时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目前流行的LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术。

设计差分对走线时，要遵循以下原则。

a. 保持差分对的两信号走线之间的距离S在整个走线上为常数。

b. 确保D＞2S，以最小化两个差分对信号之间的串扰。

c. 使差分对的两信号走线之间的距离S满足S=3H，以便使元件的反射阻抗最小化。

d. 将两差分信号线的长度保持相等，以消除信号的相位差。

e. 避免在差分对上使用多个过孔，因为过孔会产生阻抗不匹配和电感。

4、蛇形线:

蛇形线主要目的就是为了调节延时，满足系统时序设计要求。蛇形线会破坏信号质量，改变传输延时，布线时要尽量避免使用。但实际设计中，为了保证信号有足够的保持时间，或者减小同组信号之间的时间偏移，往往不得不故意进行绕线。

注:成对出现的差分信号线，一般平行走线，尽量少打过孔，必须打孔时，应两线一同打孔，以做到阻抗匹配。

相同属性的一组总线，应尽量并排走线，做到尽量等长。

（三）布线常用规则

1、走线的方向控制规则：

即相邻层的走线方向成正交结构。避免将不同的信号线在相邻层走线同一方向，以减少不必要的层间串扰；由于板结构限制难免出现该情况，特别是信号速率较高时，应考虑用地信号线隔离各信号线，用地平面隔离各信号层。

2、走线的开环检查规则：

一般不允许出现一端浮空的布线， 主要是为了避免产生"天线效应"，减少不必要的干扰辐射和接收，否则可能带来不可预知的结果。

3、阻抗匹配检查规则：

同一网络的线宽应保持一致，线宽的变化会造成线路特性阻抗的不均匀，当传输的速度较高时会产生反射，应尽量避免这种情况。在某些条件下，如接插件引出线，BGA封装的引出线类似的结构时，可能无法避免线宽的变化，应该尽量减少中间不一致部分的有效长度。

4、走线长度控制规则：

短线规则，布线长度尽量短，以减少由于走线过长带来的干扰问题，特别是一些重要信号线，如时钟线，务必将其振荡器放在离器件很近的地方。对驱动多个器件的情况，应根据具体情况决定采用何种网络拓扑结构。

5、倒角规则：

PCB设计中应避免产生锐角和直角， 产生不必要的辐射，同时工艺性能也不好。

6、焊盘与过孔：

焊盘内不允许有过孔，以避免因焊料流失所引起的焊接不良，如过孔需要与焊盘相连，应尽可能用细线延长加以连接，连线需阻焊油覆盖，切过孔与焊盘边沿之间的距离大于0.5MM

7、焊盘引出线布线规则

连接线路与SOIC、PLCC、SOT等器件的焊盘时，一般建议将导线从焊盘两端引出。

8、导线与片式元器件焊盘的连接

连接导线与片式元器件时，原则上可以在任意点连接。但对采用再流焊进行焊接的片式元器件，最好按以下原则设计。

a. 对于采用两个焊盘安装的元器件，如电阻、电容，与其焊盘连接的印制导线最好从焊盘中心位置对称引出，且与焊盘连接的印制导线必须具有一样宽度。对线宽小于0.3mm（12mil）的引出线可以不考虑此条规定.

b. 与较宽印制线连接的焊盘，中间最好通过一段窄的印制导线过渡，这一段窄的印制导线通常被称为“隔热路径”，否则，对于封装0805及其以下片式类SMD，焊接时极易出现“立片”。

9、器件去耦规则：

在印制版上增加必要的去耦电容，滤除电源上的干扰信号，使电源信号稳定。在多层板中，对去耦电容的位置一般要求不太高，但对双层板，去藕电容的布局及电源的布线方式将直接影响到整个系统的稳定性，有时甚至关系到设计的成败。

在双层板设计中，一般应该使电流先经过滤波电容滤波再供器件使用。

在高速电路设计中，能否正确地使用去耦电容，关系到整个板的稳定性。

10、器件布局分区/分层规则：

主要是为了防止不同工作频率的模块之间的互相干扰，同时尽量缩短高频部分的布线长度。

对混合电路，也有将模拟与数字电路分别布置在印制板的两面，分别使用不同的层布线，中间用地层隔离的方式。

11、地线回路规则：

环路最小规则，即信号线与其回路构成的环面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰也越小。

12、设计接地保护走线

在一个没有完整的地平面的两层板中，如果在一个敏感的音频输入电路的走线两边并行走一对接地的走线，串扰可以减少一个数量级。

在数字电路中，可以采用一个完整的接地平面取代接地保护走线，接地保护走线在很多地方比完整的接地平面更有优势。

13、电源与地线层的完整性规则：

对于导通孔密集的区域，要注意避免孔在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面层的完整性，进而导致信号线在地层的回路面积增大。

14、3W规则：

为了减少线间串扰，应保证线间距足够大，当线中心间距不少于3倍线宽时，则可保持70%的电场不互相干扰，称为3W规则。如要达到98%的电场不互相干扰，可使用10W的间距。

15、屏蔽保护

对应地线回路规则，实际上也是为了尽量减小信号的回路面积，一些比较重要的信号，如时钟信号，同步信号；对一些特别重要，频率特别高的信号，应该考虑采用同轴电缆屏蔽结构设计，即将所布的线上下左右用地线隔离，而且还要考虑好如何有效的让屏蔽地与实际地平面有效结合。

16、走线终结网络规则：

在高速数字电路中， 当PCB布线的延迟时间大于信号上升时间（或下降时间） 的1/4时，该布线即可以看成传输线，为了保证信号的输入和输出阻抗与传输线的阻抗正确匹配，可以采用多种形式的匹配方法， 所选择的匹配方法与网络的连接方式和布线的拓朴结构有关。

对于点对点（一个输出对应一个输入） 连接， 可以选择始端串联匹配或终端并联匹配。前者结构简单，成本低，但延迟较大。后者匹配效果好，但结构复杂，成本较高。

对于点对多点（一个输出对应多个输出） 连接， 当网络的拓朴结构为菊花链时，应选择终端并联匹配。当网络为星型结构时，可以参考点对点结构。星形和菊花链为两种基本的拓扑结构, 其他结构可看成基本结构的变形, 可采取一些灵活措施进行匹配。

在实际操作中要兼顾成本、 功耗和性能等因素， 一般不追求完全匹配，只要将失配引起的反射等干扰限制在可接受的范围即可。

17、走线闭环检查规则：

防止信号线在不同层间形成自环。在多层板设计中容易发生此类问题， 自环将引起辐射干扰。

18、走线的分枝长度控制规则：

尽量控制分枝的长度，一般的要求是Tdelay<=Trise/20。

Tdelay就是信号传输时延，信号从发送端到接收端的时间，和布线长度和走线层有关。

Trise是信号上升时延，就是信号由低到高的那个斜坡的时间。

19、走线的谐振规则：

主要针对高频信号设计而言， 即布线长度不得与其波长成整数倍关系， 以免产生谐振现象。

20、孤立铜区控制规则：

孤立铜区的出现， 将带来一些不可预知的问题， 因此将孤立铜区与别的信号相接， 有助于改善信号质量，通常是将孤立铜区接地或删除。在实际的制作中， PCB厂家将一些板的空置部分增加了一些铜箔，这主要是为了方便印制板加工，同时对防止印制板翘曲。

21、重叠电源与地线层规则：

不同电源层在空间上要避免重叠。主要是为了减少不同电源之间的干扰， 特别是一些电压相差很大的电源之间， 电源平面的重叠问题一定要设法避免， 难以避免时可考虑中间隔地层。

22、20H规则：

由于电源层与地层之间的电场是变化的， 在板的边缘会向外辐射电磁干扰，为边沿效应。

解决的办法是将电源层内缩， 使得电场只在接地层的范围内传导。

H为电源和地之间的介质厚度

电源层内缩20H则可以将70%的电场限制在接地层边沿内；内缩100H则可以将98%的电场限制在内。

23、对于单双层板电源线应尽量粗而短。电源线和地线的宽度要求可以根据1mm的线宽最大对应1A 的电流来计算，电源和地构成的环路尽量小。

24、为了防止电源线较长时，电源线上的耦合杂讯直接进入负载器件，应在进入每个器件之前，先对电源去藕。且为了防止它们彼此间的相互干扰，对每个负载的电源独立去藕，并做到先滤波再进入负载。