目录

一、再分配层（RDL）

二、硅中介层（Si Interposer）：Active and Passive

三、嵌入式硅桥（EMIB）

四、硅通孔 TSV（Through Silicon Vias）

---

一、再分配层（RDL）

主要原理就是在晶片表面沉积金属层和介电层。它形成了一个再分配层，以携带相应的金属布线模式，并在芯片外的松散区域上重新排列芯片的IO端口。由于RDL形成的金属布线的线宽和间距较小，从而提供了更高的互连密度，同时可以通过缩短电路长度来提高信号质量，通过减少芯片面积来提高芯片集成能力。

传统封装工艺步骤主要在裸片切割分片后进行，先对晶圆（Wafer）进行切割分片（Dicing），然后再封装（Packaging）成各种形式。封装过程中大部分工艺过程都是对晶圆进行操作，即在晶圆上进行整体封装（Packaging），封装完成后再进行切割分片。

二、硅中介层（Si Interposer）

        硅中介层：在基底和Die之间加入一层硅中介层，Die之间的互连和通信是通过在衬板和芯粒之间放置额外的硅层来实现的，裸片堆叠在中介层的顶部。由于凸块（Bump）允许的最小间距不足以支持多芯片互连和I/O需求，而硅中介层具有较高的细间距布线能力，堆叠芯片中再分布互连线。

Die之间的互连和通信是通过在衬板和芯粒之间放置额外的硅层来实现的，裸片堆叠在单个中介层的顶部。不再用线路板或者载板来作为承载芯片连接的载体，可以解决载板自身制造工艺极限所造成的封装工艺瓶颈问题。

硅中介层会增加Package厚度。Interposer增加额外的成本，尤其是interposer必须很大，如图那样，面积包含所有的Die，大大增加成本。最重要的问题是，Die的所有连接必须全部通过interposer，包括不需要Die to Die通讯的信号。 

此外，值得注意的是，interposer有两种，一种叫做无源中介层（Passive interposer）的2.5D封装形式，中介层只有连接芯片的作用，资源并不能最大化利用，因此尝试在中介层上使用有源逻辑。有源中介层（Active interposer）里包含电压调节器和一个网络，其中该网络将内核的偏上存储器各个部分连接在一起，可以实现电源管理、部分模拟电路以及系统输入输出等功能，可以实现SoC的基础逻辑架构和传感器。

三、嵌入式硅桥（EMIB）

尝试将基底技术和硅中介层技术结合起来。它在基板上集成了小的薄层——硅桥，用于芯片间的互连，并将硅桥嵌入封装基板中，从而在性能和成本之间取得了良好的平衡。

 EMIB是一个嵌入在底层封装基板中的小型硅芯片，并提供了模具之间的专用的超高密度互连。重要的是，EMIB的物理尺寸并不限制可以集成的模具的数量。相比之下，替代实现使用位于封装衬底顶部的一大块硅插入器，并超过了要集成的模具的整个长度。大量的硅插入器使解决方案成本过高，容易出现翘曲等问题。

四、硅通孔 TSV（Through Silicon Vias）

       硅通孔：一种穿通硅圆晶片或芯片的垂直互连结构，可以完成连通上下层晶圆或芯片的功能，是晶圆多层堆叠中有效提高系统整合度与效能的关键工艺。它实现了贯穿整个芯片厚度的垂直电气连接，更开辟了芯片上下表面之间的最短通路。TSV封装具有电气互连性更好、带宽更宽、互连密度更高、功耗更低、尺寸更小、质量更轻等优点。

通过硅通孔技术将多层芯片互连导通，是一项高密度封装技术。例如存储器芯片和处理器芯片可以通过硅通孔（Through Silicon Vias, TSV）技术的方式连接在一起，不再受载板布线线宽、线距、密度的限制，从而可以实现数据带宽在接口上的提升。

 

芯片相互靠得很近，所以延迟会更少，此外互连长度的缩短，能减少相关寄生效应，使器件以更高的频率运行，从而转化为性能改进，并更大程度的降低成本。TSV主要优点如下：

• 1、高密度集成：通过先进封装，可以大幅度地提高电子元器件集成度，减小封装的几何尺寸，和封装重量。克服现有的 2D-SIP (System In a Package 二维系统级封装)和POP (package on package 三维封装堆叠)系统的不足，满足微电子产品对于多功能和小型化的要求。
• 2、提高电性能：由于TSV技术可以大幅度地缩短电互连的长度，从而可以很好地解决出现在 SOC（二维系统级芯片）技术中的信号延迟等问题，提高电性能。
• 3、多种功能集成：通过 TSV 互连的方式，可以把不同的功能芯片(如射频、内存、逻辑、数字和 MEMS 等)集成在一起实现电子元器件的多功能。
• 4、降低制造成本：TSV 三维集成技术虽然目前在工艺上的成本较高，但是可以在元器件的总体水平上降低制造成本。

 参考资料：

大部分参考的师兄的PPT和讲稿，谢谢师兄！！！