基于FPGA实现BPSK 调制

news2025/4/18 21:20:20

目录

    • 一、 任务介绍
    • 二、基本原理
    • 三、基于FPGA实现BPSK 调制
    • 四、源码

一、 任务介绍

BPSK 调制在数字通信系统中是一种极重要的调制方式，它的抗干扰噪声性能及通频带的利用率均优先于 ASK 移幅键控和 FSK 移频键控。因此，PSK 技术在中、高速数据传输中得到了十分广泛的应用。

二、基本原理

PSK 信号是用载波相位的变化表征被传输信息状态的，通常规定 0 相位载波和π相位载波分别代表传 1 和传 0，其时域波形示意图如图 2-1 所示。设二进制单极性码为 an，其对应的双极性二进制码为 bn，则 BPSK 信号的一般时域数学表达式为：
在这里插入图片描述
在这里插入图片描述
由（2-1）式可见，BPSK 信号是一种双边带信号我们知道，BPSK 信号是用载波的不同相位直接去表示相应的数字信号而得出的，在这种绝对移相的方式中，由于发送端是以某一个相位作为基准的，因而在接收系统也必须有这样一个固定基准相位作参考。如果这个参考相位发生变化，则恢复的数字信息就会与发送的数字信息完全相反，从而造成错误的恢复。这种现象常称为 BPSK 的“倒π”现象，因此，实际中一般不采用 BPSK 方式，而采用差分移相（2DPSK）方式。

三、基于FPGA实现BPSK 调制

1、 创建工程文件，选择对应 BYS3 的型号；
2、添加一个顶层文件；
3、 创建一个 RAM IP 核用来存放 DDS 数据，此步骤为 DDS 的使用;
在这里插入图片描述
4、添加相应matlab生成的coe 文件；
5、 IP 核创建完成后，进行离线仿真验证 IP 核，创建一个仿真文件：找到 Simulation 目录，右击刚刚创建的仿真文件，选择 Set as Top，找到生成的 IP 核，复制框选的代码，作为例化的模板；将 IP 核例化到仿真文件中，再添加测试的模拟时钟和地址累加，如下图可以看到 douta 的正弦波波形；单载波离线仿真完成。
6、接下来创建约束 XDC 文件，代码在实验代码部分；
7、逻辑分析仪的使用，先点击 run synthesis 结束没有报错后 点开 Open
synthesis 再点击 Set Up DeBug,确认信号线都已添加；
在这里插入图片描述
8、添加完成后点击生成 bit，再点击 program devic，选择芯片，最后点击 program；
9、点击 run 出现波形，片上示波器使用步骤完成：
在这里插入图片描述

四、源码

veirilog HDL TOP 层代码代码：

module BPSK(
input clk, input reset, output sclk, //AD
output cs_n, //AD
output led, input sdata, //AD
output sinout1,//DA
output sync_n, //DA
output sysclk,//DA
output sinout2
);
reg [7:0]addr;
wire [7:0] sin;
reg clk_10m;
reg [1:0] cont;
wire [7:0] data;
sin sin_rom (
.clka(clk_10m), // input wire clka
.ena(1'b1), // input wire ena
.addra(addr), // input wire [7 : 0] addra
.douta(sin) // output wire [7 : 0] douta
);
always @(negedge clk_10m)
if(~reset)
addr <= 0;
else //if(sync_n==1)
addr <= addr + 1500;
clk_freq clk_freq(
.clk(clk),
.rst_n(reset),
.clk_10m(clk_10m)
);
always @(negedge clk or negedge reset)
begin
if(!reset)
cont <=0;
else
cont <=cont+2'b01;
end
adc_adc081s021 adc_adc081s021(
cs_n,sclk,data, cont[1], reset,sdata
);
DAC_deltasigma DAC_deltasigma
(
.DACout(sinout2),
.DACin(sin), // .DACin(data),
.Clk(clk_10m),
.Reset(reset)
);
DAC_dac081s101 DAC_dac081s101
(
.DACout(sinout1),
.sync_n(sync_n),
.DACin(sin),
.Clk(clk_10m),
.Reset(reset),
.sysclk(sysclk)
);

PN 码

reg [24:0]cnt;
wire pn_clk;
wire pn_out;
always @(negedge clk_10m) //时钟四分频
begin
if(~reset)
cnt<=0;
else
cnt<=cnt+1;
end
assign pn_clk =cnt[1];
code_gen U_code_gen(
.clk(clk_10m),
.grst_n(reset),
.ms_flag(1'b0),
.num(6'b000110),
.pn_clk(pn_clk),
.pn_out(pn_out)
);
reg [7:0] bpsk;
always @(negedge clk_10m)
bpsk<= pn_out?(~sin):sin;
assign led = &(pn_out|bpsk|sin);
endmodule

adc_adc081s021 模块代码：

module adc_adc081s021(
cs_n,sclk, data, clk, reset, sdata
);
output sclk;
output cs_n;
output [7:0] data;
input clk;
input reset;
input sdata;
reg sclk;
reg cs_n;
reg count;
reg [4:0] bits;
reg [7:0] data;
always @(negedge clk or negedge reset)
begin
if(!reset)
begin
count<=0;
end
else
begin
count<=count+1;
end
end
always @(negedge clk or negedge reset)
begin
if(!reset)
begin
sclk<=0;
end
else
begin
if(count==1)
sclk<=~sclk;
end
end
always @(negedge sclk or negedge reset)
begin
if(!reset)
begin
cs_n<=1'b1;
data<=0;
bits<=0;
end
else
case(bits)
5'd0:
begin
if(cs_n)
begin
bits <= 5'd0;
cs_n <=0;
end
else
bits <= 5'd1;
end
5'd1:
begin
bits <= 5'd2;
cs_n<=1'b0;
end
5'd2:
begin
bits <= 5'd3;
cs_n<=1'b0;
end
5'd3:
begin
bits <= 5'd4;
cs_n <= 1'b0;
end
5'd4:
begin
data[7]<= sdata;
bits <= 5'd5;
cs_n<=1'b0;
end
5'd5:
begin
data[6]<= sdata;
bits <= 5'd6;
cs_n<=1'b0;
end
5'd6:
begin
data[5]<= sdata;
bits <= 5'd7;
cs_n <=1'b0;
end
5'd7:
begin
data[4]<= sdata;
bits <= 5'd8;
cs_n <=1'b0;
end
5'd8:
begin
data[3]<= sdata;
bits <= 5'd9;
cs_n <=1'b0;
end
5'd9:
begin
data[2]<= sdata;
bits <= 5'd10;
cs_n <= 1'b0;
end
5'd10:
begin
data[1]<= sdata;
bits <= 5'd11;
cs_n <= 1'b0;
end
5'd11:
begin
data[0]<= sdata;
bits <= 5'd12;
cs_n<=1'b0;
end
5'd12:
begin
bits <= 5'd13;
cs_n<=1'b0;
end
5'd13:
begin
bits <= 5'd14;
cs_n<=1'b0;
end
5'd14:
begin
bits <= 5'd15;
cs_n<=1'b0;
end
5'd15:
begin
bits <= 5'd16;
cs_n<=1'b1;
end
5'd16:
begin
bits <= 5'd17;
cs_n<=1'b1;
end
5'd17:
begin
bits <= 5'd18;
cs_n<=1'b1;
end
5'd18:
begin
bits <= 5'd19;
cs_n<=1'b1;
end
5'd19:
begin
bits <= 5'd0;
cs_n<=1'b1;
end
endcase
end
endmodule

DAC_deltasigma 模块代码：

`define MSBI 7
module DAC_deltasigma(DACout, DACin, Clk, Reset);
output DACout; // This is the average output that feeds low pass filter
reg DACout; // for optimum performance, ensure that this ff is in IOB
input [`MSBI:0] DACin; // DAC input (excess 2**MSBI)
input Clk;
input Reset;
reg [`MSBI+2:0] DeltaAdder; // Output of Delta adder
reg [`MSBI+2:0] SigmaAdder; // Output of Sigma adder
reg [`MSBI+2:0] SigmaLatch; // Latches output of Sigma adder
reg [`MSBI+2:0] DeltaB; // B input of Delta adder
always @(SigmaLatch) DeltaB = {SigmaLatch[`MSBI+2], SigmaLatch[`MSBI+2]} << (`MSBI+1);
always @(DACin or DeltaB) DeltaAdder = DACin + DeltaB;
always @(DeltaAdder or SigmaLatch) SigmaAdder = DeltaAdder + SigmaLatch;
always @(posedge Clk or negedge Reset)
begin
if(!Reset)
begin
SigmaLatch <= 1'b1 << (`MSBI + 1);
DACout <= 1'b0;
end
else
begin
SigmaLatch <= SigmaAdder;
DACout <= SigmaLatch[`MSBI+2];
end
end
endmodule

DAC_dac081s101 模块代码：

module DAC_dac081s101(
DACout, sync_n, DACin,
Clk, Reset, sysclk
);
output DACout; // This is the average output that feeds low pass filter
output sync_n;
reg DACout; // for optimum performance, ensure that this ff is in IOB
reg sync_n;
output sysclk;
input [7:0] DACin;
input Clk;
input Reset;
//reg [15:0] reg1;
reg [3:0] bits;
reg sysclk;
always @(negedge Clk or negedge Reset)
begin
if(~Reset)
begin
sysclk <= 0;
end
else
sysclk<=~sysclk;
end
always @(negedge sysclk or negedge Reset)
begin
if(!Reset)
begin
bits <= 4'b0;
DACout <= 1'b0;
sync_n<=1'b1;
end
else
case(bits)
4'd0:
begin
DACout <= 0;
if(sync_n)
begin
bits <= 4'd0;
sync_n <=0;
end
else
bits <= 4'd1;
end
4'd1:
begin
DACout <= 0;
bits <= 4'd2;
sync_n<=1'b0;
end
4'd2:
begin
DACout <= 0;
bits <= 4'd3;
sync_n<=1'b0;
end
4'd3:
begin
DACout <= DACin[7];
//DACout <= 0;
bits <= 4'd4;
sync_n<=1'b0;
end
4'd4:
begin
DACout <= DACin[6];
// DACout <= 0;
bits <= 4'd5;
sync_n<=1'b0;
end
4'd5:
begin
DACout <= DACin[5];
bits <= 4'd6;
sync_n<=1'b0;
end
4'd6:
begin
DACout <= DACin[4];
bits <= 4'd7;
sync_n<=1'b0;
end
4'd7:
begin
DACout <= DACin[3];
bits <= 4'd8;
sync_n<=1'b0;
end
4'd8:
begin
DACout <= DACin[2];
bits <= 4'd9;
sync_n<=1'b0;
end
4'd9:
begin
DACout <= DACin[1];
bits <= 4'd10;
sync_n<=1'b0;
end
4'd10:
begin
DACout <= DACin[0];
bits <= 4'd11;
sync_n<=1'b0;
end
4'd11:
begin
// DACout <= DACin[0];
DACout <= 0;
bits <= 4'd12;
sync_n<=1'b0;
end
4'd12:
begin
// DACout <= DACin[0];
DACout <= 0;
bits <= 4'd13;
sync_n<=1'b0;
end
4'd13:
begin
DACout <= 0;
bits <= 4'd14;
sync_n<=1'b0;
end
4'd14:
begin
DACout <= 0;
bits <= 4'd15;
sync_n<=1'b0;
end
4'd15:
begin
DACout <= 0;
bits <= 4'd0;
sync_n<=1'b1;
end
endcase
end
endmodul

本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如若转载，请注明出处：http://www.coloradmin.cn/o/2332465.html

如若内容造成侵权/违法违规/事实不符，请联系多彩编程网进行投诉反馈，一经查实，立即删除！

相关文章

在排序数组中查找元素的第一个和最后一个位置 --- 二分查找

在排序数组中查找元素的第一个和最后一个位置 --- 二分查找

目录 一&#xff1a;题目 二&#xff1a;算法原理分析 三&#xff1a;代码实现 一&#xff1a;题目 题目链接&#xff1a; 34. 在排序数组中查找元素的第一个和最后一个位置 - 力扣&#xff08;LeetCode&#xff09; 二&#xff1a;算法原理分析 三&#xff1a;代码实现 c…
阅读更多...
631SJBH中小型企业的网络管理模式的方案设计

631SJBH中小型企业的网络管理模式的方案设计

1.1、研究现状 我国很多企业信息化水平一直还处在非常初级的阶段&#xff0c;有关统计表明&#xff0c;真正实现了计算机较高应用的企业在全国1000多万中小企业中所占的比例还不足10&#xff05;幢3。大多数企业还停留在利用互联网进行网上查询(72&#xff0e;9&#xff05;)、…
阅读更多...
LangChain4j（1）：初步认识Java 集成 LLM 的技术架构

LangChain4j（1）：初步认识Java 集成 LLM 的技术架构

LangChain 作为构建具备 LLM 能力应用的框架&#xff0c;虽在 Python 领域大放异彩&#xff0c;但 Java 开发者却只能望洋兴叹。LangChain4j 正是为解决这一困境而诞生&#xff0c;它旨在借助 LLM 的强大效能&#xff0c;增强 Java 应用&#xff0c;简化 LLM 功能在Java应用中的…
阅读更多...
【C++算法】53.链表_重排链表

【C++算法】53.链表_重排链表

文章目录 题目链接&#xff1a;题目描述&#xff1a;解法C 算法代码&#xff1a; 题目链接&#xff1a; 143. 重排链表 题目描述&#xff1a; 解法 模拟 找到链表的中间节点 快慢双指针 把后面的部分逆序 双指针&#xff0c;三指针&#xff0c;头插法 合并两个链表 合并两个有…
阅读更多...
多卡分布式训练：torchrun --nproc_per_node=5

多卡分布式训练：torchrun --nproc_per_node=5

多卡分布式训练：torchrun --nproc_per_node=5 1. torchrun 实现规则 torchrun 是 PyTorch 提供的用于启动分布式训练作业的实用工具，它基于 torch.distributed 包，核心目标是简化多进程分布式训练的启动和管理。以下是其主要实现规则： 进程启动 多进程创建：torchrun 会…
阅读更多...
Elasticsearch：加快 HNSW 图的合并速度

Elasticsearch：加快 HNSW 图的合并速度

作者&#xff1a;来自 Elastic Thomas Veasey 及 Mayya Sharipova 过去&#xff0c;我们曾讨论过搜索多个 HNSW 图时所面临的一些挑战&#xff0c;以及我们是如何缓解这些问题的。当时&#xff0c;我们也提到了一些计划中的改进措施。本文正是这项工作的成果汇总。 你可能会问…
阅读更多...
图片中文字无法正确显示的解决方案

图片中文字无法正确显示的解决方案

图片中文字无法正确显示的解决方案 问题描述 在 Linux 系统中生成图片时&#xff0c;图片中的文字&#xff08;如中文&#xff09;未能正确显示&#xff0c;可能表现为乱码或空白。这通常是由于系统缺少对应的字体文件&#xff08;如宋体/SimSun&#xff09;&#xff0c;或者…
阅读更多...
ISP--Demosaicking

ISP--Demosaicking

文章目录 前言算法解释简单的线性插值代码实现 色差法和色比法基于方向加权的方法RB缺失的G通道的插值RB缺失的BR的插值G缺失的BR的插值代码实现 基于边缘检测的方法计算缺失的G计算缺失的RB值/计算缺失的G值 前言 人眼之所以有能感受到自然界的颜色&#xff0c;是因为人眼的感…
阅读更多...
国标GB28181协议EasyCVR视频融合平台：5G时代远程监控赋能通信基站安全管理

国标GB28181协议EasyCVR视频融合平台：5G时代远程监控赋能通信基站安全管理

一、背景介绍 随着移动通信行业的迅速发展&#xff0c;无人值守的通信基站建设规模不断扩大。这些基站大多建于偏远地区&#xff0c;周边人迹罕至、交通不便&#xff0c;给日常的维护带来了极大挑战。其中&#xff0c;位于空旷地带的基站设备&#xff0c;如空调、蓄电池等&…
阅读更多...
模拟-与-现实协同训练：基于视觉机器人操控的简单方法

模拟-与-现实协同训练：基于视觉机器人操控的简单方法

25年3月来自 UT Austin、Nvidia、UC Berkeley 和纽约大学的论文“Sim-and-Real Co-Training: A Simple Recipe for Vision-Based Robotic Manipulation”。 大型现实世界机器人数据集在训练通才机器人模型方面拥有巨大潜力&#xff0c;但扩展现实世界人类数据收集既耗时又耗资…
阅读更多...
WRS-PHM电机智能安康系统：为浙江某橡胶厂构筑坚实的生产防线

WRS-PHM电机智能安康系统：为浙江某橡胶厂构筑坚实的生产防线

以行业工况为背景 一、顾客工厂的背景 浙江某橡胶厂以电机为中心生产设备必须连续平稳运行。但由于缺乏有效的故障预警体系&#xff0c;电机故障就像潜伏着的“不定时炸弹”,不但不时地造成生产流程的中断&#xff0c;也使对生产进行管理异常艰难&#xff0c;对持续安全生产提…
阅读更多...
将 CrewAI 与 Elasticsearch 结合使用

将 CrewAI 与 Elasticsearch 结合使用

作者&#xff1a;来自 Elastic Jeffrey Rengifo 学习如何使用 CrewAI 为你的代理团队创建一个 Elasticsearch 代理&#xff0c;并执行市场调研任务。 CrewAI 是一个用于编排代理的框架&#xff0c;它通过角色扮演的方式让多个代理协同完成复杂任务。 如果你想了解更多关于代理…
阅读更多...
Spring 的 IoC 和 DI 详解：从零开始理解与实践

Spring 的 IoC 和 DI 详解：从零开始理解与实践

Spring 的 IoC和 DI 详解&#xff1a;从零开始理解与实践 一、IoC&#xff08;控制反转&#xff09; 1、什么是 IoC&#xff1f; IoC 是一种设计思想&#xff0c;它的核心是将对象的创建和管理权从开发者手中转移到外部容器&#xff08;如 Spring 容器&#xff09;。通过这种…
阅读更多...
ZYNQ笔记（四）：AXI GPIO

ZYNQ笔记（四）：AXI GPIO

版本&#xff1a;Vivado2020.2&#xff08;Vitis&#xff09; 任务&#xff1a;使用 AXI GPIO IP 核实现按键 KEY 控制 LED 亮灭&#xff08;两个都在PL端&#xff09; 一、介绍 AXI GPIO (Advanced eXtensible Interface General Purpose Input/Output) 是 Xilinx 提供的一个可…
阅读更多...
实操（环境变量）Linux

实操（环境变量）Linux

环境变量概念 我们用语言写的文件编好后变成了程序&#xff0c;./ 运行的时候他就会变成一个进程被操作系统调度并运行&#xff0c;运行完毕进程相关资源被释放&#xff0c;因为它是一个bash的子进程&#xff0c;所以它退出之后进入僵尸状态&#xff0c;bash回收他的退出结果&…
阅读更多...
Word / WPS 页面顶部标题 段前间距 失效 / 不起作用 / 不显示，标题紧贴页眉 问题及解决

Word / WPS 页面顶部标题 段前间距 失效 / 不起作用 / 不显示，标题紧贴页眉 问题及解决

问题描述&#xff1a; 在 Word 或者 WPS 里面&#xff0c;如果不是新的一节&#xff0c;而是位于新的一页首行时&#xff0c;不管怎么设置段前间距&#xff0c;始终是失效的&#xff0c;实际段前间距一直是零。 解决方案&#xff1a; 查询了很多方案均无法解决问题&#xff…
阅读更多...
Linux自行实现的一个Shell(15)

Linux自行实现的一个Shell(15)

文章目录 前言一、头文件和全局变量头文件全局变量 二、辅助函数获取用户名获取主机名获取当前工作目录获取最后一级目录名生成命令行提示符打印命令行提示符 三、命令处理获取用户输入解析命令行执行外部命令 四、内建命令添加环境变量检查和执行内建命令 五、初始化初始化环境…
阅读更多...
在 Q3D 中提取汇流条电感

在 Q3D 中提取汇流条电感

汇流条排简介和设计注意事项 汇流条排是用于配电的金属导体&#xff0c;在许多应用中与传统布线相比具有设计优势。在设计母线排时&#xff0c;必须考虑几个重要的因素&#xff1a; 低电感&#xff1a;高频开关内容会导致无功损耗&#xff0c;从而降低效率电容&#xff1a;管…
阅读更多...
MySQL：事务的理解

MySQL：事务的理解

一、CURD不加控制&#xff0c;会有什么问题 &#xff08;1&#xff09;因为&#xff0c;MySQL里面存的是数据&#xff0c;所以很有可能会被多个客户访问&#xff0c;所以mysqld可能一次会接受到多个关于CURD的请求。&#xff08;2&#xff09;且mysql内部是采用多线程来完成数…
阅读更多...
python 基础：句子缩写

python 基础：句子缩写

n int(input()) for _ in range(n):words input().split()result ""for word in words:result word[0].upper()print(result)知识点讲解 input()函数 用于从标准输入&#xff08;通常是键盘&#xff09;读取用户输入的内容。它返回的是字符串类型。例如在代码中…
阅读更多...
推荐文章
最新文章

Copyright @ 2022~2023