下图存在组合逻辑反馈环,即组合逻辑的输出反馈到输入(赋值的左右2边存在相同的信号),此种情况会造成系统不稳定。比如在data_in2=0的情况下,在data_out=0 时候,输出的数据会反馈到输入,输入再输出,从而造成不稳定。
对应的RTL电路如下所示:
此种情况下要修改成时序逻辑。
FPGA都是并行执行,用状态机可以实现FPGA顺序执行某些控制,比如先做1件事,再去做另1件事。
下图存在组合逻辑反馈环,即组合逻辑的输出反馈到输入(赋值的左右2边存在相同的信号),此种情况会造成系统不稳定。比如在data_in2=0的情况下,在data_out=0 时候,输出的数据会反馈到输入,输入再输出,从而造成不稳定。
对应的RTL电路如下所示:
此种情况下要修改成时序逻辑。
FPGA都是并行执行,用状态机可以实现FPGA顺序执行某些控制,比如先做1件事,再去做另1件事。
本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处:http://www.coloradmin.cn/o/2201685.html
如若内容造成侵权/违法违规/事实不符,请联系多彩编程网进行投诉反馈,一经查实,立即删除!