基本原理

级联积分梳状滤波器（Cascade Intergrator Comb）是多速率信号处理中一种十分高效的数字滤波器。CIC滤波器具有低通滤波器的特性，同时具有以下优势：

• 滤波器系数全为1，设计时不需要存储滤波器系数，节省存储单元，同时使得滤波时只需要加法器和累加器，不需要乘法器
• 结构规则，可灵活设置插值因子而不影响整体结构

积分器

积分器结构为

时域上可表示为

$$y_1(n)=x(n)+y_1(n-1)$$

频域上可表示为

$$H_1({\mathrm{e}}^{\mathrm{j}w})=\frac{1}{1-{\mathrm{e}}^{-\mathrm{j}w}}$$

可得积分器的幅度谱为

$$\left|H_1({\mathrm{e}}^{jw})\right|=\left|\frac{1}{1-{\mathrm{e}}^{-jw}}\right|=\left|\frac{1}{{\mathrm{e}}^{-jw/2}({\mathrm{e}}^{jw/2}-{\mathrm{e}}^{-jw/2})}\right|=\left|\frac{1}{2\sin \left(\frac{w}{2}\right)}\right|$$

从公式可以得出积分器只有极点$(\omega =2k\pi ，k为整数)$而无零点，且对直流信号具有无限大的增益。

梳状滤波器

时域上可表示为

$$y_C(n)=x(n)-x(n-RM)$$

R和M的乘积表示梳状滤波器的延时长度

频域上可表示为

$$H_{\mathrm{C}}(z)=1-z^{-RM}$$

幅度谱为

$$\left|H_{\mathrm{C}}({\mathrm{e}}^{\mathrm{j}w})\right|=\left|1-{\mathrm{e}}^{-\mathrm{j}RMw}\right|=\left|{\mathrm{e}}^{-\mathrm{j}RMw/2}({\mathrm{e}}^{\mathrm{j}RMw/2}-{\mathrm{e}}^{-\mathrm{j}RMw/2})\right|=2\left|\sin \left(\frac{RM}{2}w\right)\right|$$

可知梳状滤波器只有零点，没有极点

若R=0、M=1，则结构为

由此可知单级CIC滤波器的幅度谱为

$$\left|H_{\mathrm{CIC}}({\mathrm{e}}^{\mathrm{j}w})\right|=\left|H_1({\mathrm{e}}^{\mathrm{j}w})\right|\cdot \left|H_{\mathrm{C}}({\mathrm{e}}^{\mathrm{j}w})\right|=\left|\frac{\sin \left(\frac{RM}{2}w\right)}{\sin \left(\frac{w}{2}\right)}\right|$$

当$\mathrm{RM\omega}/2=\mathrm{k}:\pi $时，即$w=\frac{2k\pi}{RM}\quad(k=\pm1,\pm2,\cdots,\pm(RM-1))$时可以确定零点

当$\omega /2=k\pi ，即\omega =2k\pi$时，可得此时的幅频响应为

$${\left|H_{\mathrm{CIC}}({\mathrm{e}}^{\mathrm{j}\omega })\right|}_{\omega =2k\pi }=RM$$

从而实现了零极点相消

单级CIC滤波器在$\omega =0时\left|H_{CIC}(e^{j\omega })\right|=RM$，所以主瓣区间为$\left[\begin{array}{c}0,\frac{2\pi }{RM}\end{array}\right]$，其余都为旁瓣，第一旁瓣电平为

$$A_1={\left|H_{\mathrm{CIC}}({\mathrm{e}}^{\mathrm{j}w})\right|}_{w=\frac{3\pi }{RM}}=\left|\frac{\sin \left(\frac{RM}{2}\times \frac{3\pi }{RM}\right)}{\sin \left(\frac{1}{2}\times \frac{3\pi }{RM}\right)}\right|=\left|\frac{1}{\sin \left(\frac{3\pi }{2RM}\right)}\right|$$

因此旁瓣抑制为

$$A=\left|RM\sin \left(\frac{3\pi }{2RM}\right)\right|$$

当$\mathrm{R}\to \infty$时，旁瓣抑制为

$$A=20lg(\underset{R\to \infty }{\lim }A)=20lg(\frac{3\pi }{2})=13.46dB$$

单级CIC滤波器的阻带衰减为

$$\alpha =-20lgb$$

带内容差（通带波纹）为

$$\delta =20lg\left|\frac{b\pi }{\sin (b\pi )}\right|$$

其中b为带宽比例因子

$$b=\frac{B}{f_s/(RM)}$$

单级CIC滤波器的旁瓣电平较高，可通过多级CIC级联改善。

$$\left|H({\mathrm{e}}^{\mathrm{j}w})\right|={\left|\frac{\sin \left(\frac{RM}{2}w\right)}{\sin \left(\frac{w}{2}\right)}\right|}^N$$

对于N级CIC级联滤波器，旁瓣抑制、阻带衰减、带内容差可表示为

$$\{\begin{array}{l}{A}_{\mathrm{N}}=13.46N\mathrm{dB}\\ {\alpha }_{\mathrm{N}}=-20N\lg b\\ {\delta }_{\mathrm{N}}=20N\lg \left|\frac{b\pi }{\sin (b\pi )}\right|\end{array}$$

增大CIC滤波器阶数的话，可以增加旁瓣抑制和阻带衰减，但是会导致带内容差变大。因此考虑到通带性能，通常选择$N\le 5$。在N不变的情况下，带宽比例因子b越小，CIC滤波器的通带和阻带特性也越好，因此CIC一般位于插值系统的最后一级（输入速率最高）

位增长问题

由多级滤波器的幅频响应可知，当$\omega \to 0$时

$$\underset{w\to 0}{\lim }|H({\mathrm{e}}^{\mathrm{j}w})|=\underset{w\to 0}{\lim }|\frac{\frac{RM}{2}\cdot \cos (RMw/2)}{\frac{1}{2}\cdot \cos (w/2)}{|}^N=(RM{)}^N$$

由此可知多级CIC滤波器可以引起的幅度增益的最大值为

$$G_{max}=(RM{)}^N$$

假设输入的数据$x(n)$为有符号数，位宽为$B_{in}$，取值范围为$[-2^{B_{in}-1},2^{B_{in}-1}-1]$，则输出$y(n)$的最大值为

$$y_{max}=-2^{B_{\mathrm{m}}-1}\cdot {\left(RM\right)}^N$$

因此输出的最大位宽为

$$B_{\mathrm{out}}=\text{ceil}[{\log }_2|y_{\max }|]+1=N\cdot \text{ceil}[{\log }_2(RM)]+B_{\mathrm{in}}$$

在FPGA设计时，要合理地设置输出信号的位宽，防止数据的溢出，为了节省资源，也可以在每一级适当的进行截位