四对差分走线对内误差最好做到 5mil 范围之内，对与对的差分误差最好控制在 10mil 范围之内。同时，对与对之间的间距要求做到 15mil，空间准许的情况下尽量拉开，减小串扰。

作者：凡亿教育 https://www.bilibili.com/read/cv4408443/ 出处：bilibili

等长修正方式：

A.在差分走线终点不匹配的地方进行绕线 ：

C.邻近 GND 层走线，空间足够的情况下进行包地处理。包地线离差分线间距满足差分线宽的 3 倍（中心到中心），铺铜离差分线 20mil 

阻抗设计要求

差分阻抗控制为 100 欧姆（+/-10%），单端走线控制 50 欧姆。pcb设计的目的在于尽可能将非连续性阻抗最小化，从而消除反射并保持信号完整。