MT6985(天玑9200)芯片性能参数_MTK联发科旗舰5G移动平台处理器

news2024/11/13 16:35:02

MT6985天玑 9200 旗舰移动平台拥有专业级影像、沉浸式游戏和先进移动显示技术，以及更快捷、覆盖更广的 5G 和支持 Wi-Fi 7 连接，具有高性能、高能效、低功耗表现。率先采用 Armv9 性能核，全部支持纯 64 位应用，开启高能效架构设计的新篇章。

MT6985天玑9200基于台积电第二代 4nm 制程打造，搭载新一代8核旗舰CPU和新一代 11 核 GPU Immortalis-G715，Cortex-X3超大核主频高达3.05GHz，性能核心全部支持纯 64位应用，GPU支持移动端的硬件光线追踪和可变速率渲染技术。另外，天玑 9200 支持 8533Mbps LPDDR5X 内存和 8 通道 UFS4.0闪存。

显示上，可适配广泛的屏幕设计，支持 Full HD+分辨率 240Hz 刷新率显示屏和 WQHD 分辨率 144Hz 刷新率显示屏。最高可支持 3.2 亿像素摄像头。

MT6985 集成的突出功能：
- 1 个 Arm® Makalu-ELP 内核，工作频率 > 2.85 GHz
- 3 个 Arm® Makalu 内核，工作频率 > 2.4 GHz
- 4 个 Arm® Klein 内核，工作频率为 1.8 GHz
- LPDDR5/LPDDR5X 高达 24 GB（4 通道，16 位数据总线宽度）
- 内存时钟高达 LPDDR5-6400/LPDDR5X-8533
- LTE cat-19 4x4 MIMO
- NR Sub6 4CC，300 MHz BW
- 分辨率高达 QHD+（1,440 x 3,360）
- OpenGL ES 3.2/Vulkan1.2 3D 图形加速器
- ISP 支持 80 MP@30 fps。
- AV1 8K@30 fps 解码器
- HEVC 8K@30 fps 解码器
- HEVC 8K@30 fps 编码器
- 语音编解码器（FR、HR、EFR、AMR FR、AMR HR 以及宽带 AMR 和 EVS_WB）

MT6985平台功能
- 通用
- 智能手机，2 个 MCU 子系统架构
- 支持 UFS 启动
- 支持 LPDDR5/LPDDR5X
- AP MCU 子系统
- 1 个 Arm® > 2.85 GHz Makalu-ELP 内核，带 64 KB L1 I 缓存、64 KB L1 D 缓存和 1 MB L2 缓存
- 3 个 Arm® > 2.4 GHz Makalu 内核，每个内核有 64 KB L1 I 高速缓存、64 KB L1 D 高速缓存和 512 KB L2 高速缓存
- 4 个 Arm® 1.8 GHz Klein 内核，每个内核有 64 KB L1 I 高速缓存、64 KB L1 D 高速缓存和 256 KB L2 高速缓存（2 个 Klein 内核共享 512 KB L2 高速缓存。）
- 共享 8 MB L3 高速缓存
- NEON 多媒体处理引擎，支持 SIMDv2/VFPv4 ISA
- DVFS 技术，Makalu-ELP 内核的工作电压为 0.65V 至 1.05V，Makalu 内核和 Klein 内核的工作电压为 0.55V 至 1.05V。
- 用于 CV 和 NN 的联发科技视觉处理器单元 (MVPU)
- 最高性能： Fix8：高达 2.6 TOPS；Fix16：高达 0.65 TOPS；FP16：高达 0.65 TOPS；FP32：高达 0.16 TOPS
- C、OpenCL 和 Halide 编程语言
- 用于自动归档和融合的高级软件框架
- 增强的 CV/NN 算法数据共享功能
- 用于特殊运算的本地超越函数
- 支持高精度要求应用的矢量 FPU
- 512 KB 本地内存（L1 内存）
- 联发科技深度学习加速器（MDLA）可支持高性能、高能效的 NN 应用和高能效
- 最高性能：8(A) x 8(W) 20.8 TOPS、16(A) x 8(W) 10.4 TOPS，16(A) x 16(W) 5.2 TOPS、
FP16/BF16 5.2 TOPS
- 同步流水线硬件功能块 (卷积/作用/池积/ewe/线性)
- 支持稀疏感知卷积，以跳过多余的 MAC 周期
- 增强层融合，进一步降低 DRAM/TCM 内存带宽
- 支持 Android NN 非对称量化数据格式
- 支持压缩激活和权重，以减少 DRAM BW
- 具有高能效的高质量人工智能视频
- APU 内存子系统
- 二级数据内存基于场景的分配政策，最多 8 MB
- eDMA 可减少数据传输的额外时间
- MD MCU 子系统
- 高性能多核多线程处理器架构
- 高性能 AXI 总线接口
- 通用 DMA 引擎和专用 DMA 通道用于外设数据传输
- 用于时钟门控的电源管理
- MD 外部接口
- 双 SIM/USIM 接口
- 与射频和无线电相关外设（天线调谐器、PA 等）的接口引脚
- 安全性
- Arm® TrustZone® 安全性

- 外部存储器接口
- LPDDR5/LPDDR5X 高达 24 GB（4 通道，16 位数据总线宽度）
- 内存时钟高达 LPDDR5-6400/LPDDR5X-8533
- 自刷新/部分自刷新模式
- 低功耗运行
- 内存控制器 I/O 焊盘的可编程压摆率
- 双通道存储器件
- 高级带宽仲裁控制
- 外设
- 1 个 USB 端口，带 USB 3.0 主机/设备模式或 USB2.0 OTG 模式；1 个端口，带 USB2.0 OTG 模式
- UFS 4.0 2 通道
- 4 个 UART，用于调试和应用
- 8 个用于外部设备的 SPI 主端口，其中一个支持 QSPI。
- 9 个 I2Cs/5 个 I3Cs，用于控制外围设备，例如 CMOS 图像传感器、LCM 或 FM 接收模块
- 最大 4 个 PWM 通道（取决于系统 4 个 PWM 通道（取决于系统配置和 I/O 使用情况）
- GPIO
- 1 组存储卡控制器，支持 SDIO 3.0 协议
- 运行条件
- 核心电压：0.55~0.825V
- 输入/输出电压：1.8V
- LCM 接口 1.8V
- 时钟源： 26 MHz、32.768 kHz
- 封装
- 类型： HBPOP HBPOP
- 14.5 毫米 x 14 毫米
- 高度最大 0.68 毫米（顶部无 DRAM）
- 球数 1283 个球
- 球间距：0.35 毫米