特征

高性能多位 Delta-Σ 音频 ADC
102 dB 信噪比
-85 分贝 THD+N
24 位，8 至 100 kHz 采样频率
I2S/PCM 主串行数据端口或从串行数据端口
支持TDM
256/384Fs、USB 12/24 MHz 和其他非标准音频系统时钟
低功耗待机模式

应用

麦克风阵列
智能音箱
远场语音捕获
订购信息
ES7210 -40°C ~ +85°C
QFN-32型

方框图

1. 引脚排列和说明

引脚名称	引脚编号	输入或输出	引脚说明
CCLK、CDATA	3, 4	I/O	I2C 时钟和数据
AD0、AD1	1, 2	I	I2C 地址
MCLK	5	I	主时钟
SCLK	9	I/O	串行数据位时钟
LRCK	10	I/O	串行数据左、右声道帧时钟
SDOUT1/TDMOUT，SDOUT2/TDMIN	11，12	O，I/O	串行数据输出或TDM数据输入输出
INT	13	O	中断
DMIC_CLK	14	O	数字麦克风时钟
MIC1P、MIC1N，MIC2P、MIC2N，MIC3P、MIC3N，MIC4P、MIC4N	16, 15，19, 20，31, 32，28, 27	模拟	麦克风输入
MICBIAS12，MICBIAS34	24 ，26	模拟	麦克风偏置
VDDP	6	模拟	用于数字输入和输出的电源
VDDD、GNDD	7, 8	模拟	数字电源
VDDA、GNDA	22, 21	模拟	模拟电源
VDDM	23	模拟	模拟电源
REFP12、REFP34	17, 29	模拟	滤波电容连接
REFQ12、REFQ34	18, 30	模拟	滤波电容连接
REFQM	25	模拟	滤波电容连接

2. 典型应用电路

3. 时钟模式和采样频率

该设备支持标准音频时钟（256Fs、384Fs、512Fs 等）、USB 时钟 （12/24 MHz） 和一些常见的非标准音频时钟（25 MHz、26 MHz 等）。
根据串行音频数据采样频率（Fs），该设备可以工作在两种速度模式：单速模式或双倍速度模式。在单速模式下，Fs 的频率范围通常为 8 kHz 至 48 kHz，在双速模式下，Fs 的频率范围通常为 64 kHz 至 96 kHz。
该器件可以在主时钟模式或从时钟模式下工作。在从模式下，LRCK 和 SCLK 由外部提供，LRCK 和 SCLK 必须以特定速率同步从系统时钟派生。在主模式下，LRCK 和 SCLK 在内部派生自器件主时钟。

4. 单片机配置接口

该器件支持标准 I2C 微控制器配置接口。外部微控制器可以通过写入内部配置寄存器来完全配置器件。
I2C 接口是一种双向串行总线，它使用串行数据线 （CDATA） 和串行时钟线 （CCLK） 进行数据传输。图1a和图1b给出了该接口数据传输的时序图。数据以逐字节的方式同步传输到CDATA线路上的CCLK时钟。字节中的每个位都在CCLK高电平期间进行采样，首先传输MSB位。每个传输的字节后面都有一个来自接收器的确认位，用于将CDATA拉低。该接口的传输速率最高可达400 kbps。

主控制器通过发送“开始”信号来启动传输，该信号被定义为 CDATA 从高到低的转换，而 CCLK 为高电平。传输的第一个字节是从属地址。
它是一个 7 位芯片地址，后跟一个 RW 位。芯片地址必须为 1000 0x，其中 x 等于 AD1 AD0。RW 位表示从机数据传输方向。一旦收到确认位，数据传输将开始按照 RW 位指定的方向逐字节进行。主机可以通过生成“停止”信号来终止通信，该信号定义为当CCLK为高电平时，CDATA从低到高的转换。
在 I2C 接口模式下，可以写入和读取寄存器。“写入”和“读取”指令的格式如表1和表2所示。请注意，要从寄存器读取数据，必须将 R/W 位设置为 0 以访问寄存器地址，然后将 R/W 设置为 1 以从寄存器读取数据。

5. 数字音频接口

该器件通过LRCK、SCLK和SDOUT引脚为ADC的输出提供多种格式的串行音频数据接口。这些格式包括 I2S、左对齐、DSP/PCM 模式和 TDM。ADC数据在SCLK下降沿的SDOUT处输出。SDOUT、SCLK和LRCK与这些格式的关系如图2a至图2h所示。 ES7210可以通过单个I2S或TDM级联多达16通道，详情请参阅用户指南。

推荐操作条件

参数	最小值	典型值	最大值	单位
VDDD	1.6	3.3	3.6	V
VDDP	1.6	3.3	3.6	V
VDDA	1.6 （注意）	3.3	3.6	V
VDDM	1.6	3.3	3.6	V

注意：当VDDA小于2V时，PGA增益必须设置为30 dB以上。