1. 时钟信号的硬件实现

有些电路只要需要给定输入，就能得到固定的输出，这样的电路称为组合逻辑电路（Combination Logic Circuit）。

时序逻辑电路（Sequential Logic Circuit）可以解决如下几个问题：

1. 自动执行问题。时序电路接通之后可以不停地开启和关闭开关，进入一个自动运行的状态。
2. 存储问题。通过时序电路实现的触发器，能把计算结果存储在特定的电路里面，而不是像组合逻辑电路那样，一旦输入有任何改变，对应的输出也会改变。
3. 解决了各个功能按照时序协调的问题。无论是程序实现的软件指令，还是到硬件层面，各种指令的操作都有先后的顺序要求。时序电路使得不同的事件按照时间顺序发生。

实现时序逻辑电路的第一步就是需要一个时钟。CPU 的主频是由一个晶体震荡器生成的电路信号，也就是时钟信号。

当电路来回不断地在开启、关闭两个状态中切换，这个不断切换的过程，对于下游电路来说，就是不断地产生新的 0 和 1 这样的信号。这个按照固定的周期不断在 0 和 1 之间切换的信号，就是时钟信号（Clock Signal）。

这种电路，其实就相当于把电路的输出信号作为输入信号，再回到当前电路。这样的电路构造方式呢，叫作反馈电路（Feedback Circuit）。

反馈电路一般可以用下面这个示意图来表示，其实就是一个输出结果接回输入的反相器（Inverter），也就是非门。

2. 通过 D 触发器实现存储功能

R-S触发器（Flip-Flop），也就是复位置位触发器（Reset-Set Flip Flop）。接通开关 R，输出变为 1，即使断开开关，输出还是 1。接通开关 S，输出变为 0。即使断开开关，输出也还是 0。当两个开关都断开的时候，最终的输出结果，取决于之前动作的输出结果，这个也就是我们说的记忆功能。

D 触发器，也就是 Data Flip Flop。在 R-S 触发器基础之上，在 R 和 S 开关之后，加入了两个与门，同时给这两个与门加入了一个时钟信号 CLK 作为电路输入。我们让 R 和 S 的开关，也用一个反相器连起来，也就是通过同一个开关控制 R 和 S。只要 CLK 信号是 1，R 和 S 就可以设置输出 Q。而当 CLK 信号是 0 的时候，无论 R 和 S 怎么设置，输出信号 Q 是不变的。

一个 D 型触发器，只能控制 1 个比特的读写，但是如果我们同时拿出多个 D 型触发器并列在一起，并且把用同一个 CLK 信号控制作为所有 D 型触发器的开关，这就变成了一个 N 位的 D 型触发器，也就可以同时控制 N 位的读写。

CPU 里面的寄存器可以直接通过 D 型触发器来构造。

参考

极客时间《深入浅出计算机组成原理》：http://gk.link/a/11UMi