Xilinx 一些系列FPGA IO Bank分为HP Bank和HR Bank，HP IO接口电压范围为1.2V~1.8V，可以实现高性能，HR IO接口电压范围为1.2V~3.3V。当HR Bank与2.5V或者3.3V外设互联时，需要考虑接口电平的兼容性。

含义

电平

HP接口为高速接口

HR可以接受宽电平标准

features

High Performance IO (HP IO) 为用户提供 IDELAY2 和 ODELAY2 原语，而 High-Range IO (HR IO) 仅提供 IDELAY2 原语。

参考资料：FPGA项目开发之 7 系列 FPGA 高级 SelectIO 逻辑资源-CSDN博客