原文链接：Altium Designer 22 DRC规则检查解析 - 哔哩哔哩 (bilibili.com)

PCB Designer Rules 即用来约束PCB走线或布局的规则条例。通常有如，PCB板厂所提供给你的最小线宽线距参数、最小字符宽高度、最小VIA&PAD内外径参数等，需要设计遵守的，否则会导致产品生产困难（乃至无法生产）或不良率的增加；约束条款即称为PCB Designer Rules；对于一个设计完的PCB，我们常常需要进行DRC规则检查，确保板子的电器连接及制作工艺在设定规则的范围内，确保电路板不出现不必要错误。在使用Altium Designer 22设计完成后的PCB项目文件，根据设计前设置好的规则会进行DRC规则检查，然后软件会出现提示一些警告、错误等问题，针对可能出现的一些常规的规则问题我们做以下规则的解析。

1. Clearance Constraint (Gap=10mil) (All),(All)

间隙约束，也就是约束PCB中的电气间距，比如阻容各类元件的焊盘间距小于规则中的设定值，即报警。

规则设置如下图：

如上图的表中，可以分别设置走线（Track）、贴片焊盘（SMD Pad）、通孔焊盘（TH Pad）、过孔（Via）、覆铜（Copper）、丝印字符（Text）、孔（Hole），这些两两之间的间距都可以设置约束值。

2. Short-Circuit Constraint (Allowed=No) (All),(All)

短路约束，即禁止不同网络的电气相接触。

设置如下图示：

3. Un-Routed Net Constraint ( (All) )

未布线的网络，即没有连线的网络或者断开的某条线。

设置图示：

4. Modified Polygon (Allow modified: No), (Allow shelved: No)

多边形覆铜调整未更新。这项检查是放置在电源分割、模拟地数字地分割时候，调整了分割范围、边框外形而未更新覆铜。

这个错误还是比较明显能够肉眼察觉，出现此错误时，执行菜单Tools->Polygon Pours->Repour Selected，对已选择的错误覆铜执行重新覆铜，或者选择Repour All对整个PCB的覆铜区域全部重新覆铜：

5. Width Constraint (Min=6mil) (Max=100mil) (Preferred=6mil) (All)

布线线宽约束。

规则设置如下：

6. Hole Size Constraint (Min=11.811mil) (Max=196.85mil) (All)

 

孔大小约束。这个参数主要是影响到PCB制板厂对钻孔工艺，对于设置太小或者太大的孔，制板厂未必会有这么细的钻头或者这么精准的工艺，同时也未必有太大的钻头。

规则设置如下图：

7. Hole To Hole Clearance (Gap=10mil) (All),(All)

孔到孔之间的间距约束规则。

有时候元器件的封装有固定孔，而与另一层的元件的固定孔距离太近，从而报错。

如下图中，TF卡座的定位孔与背面的贴片按键固定孔距离太近，出现违反规则的警告：

8. Minimum Solder Mask Sliver (Gap=10mil) (All),(All)

最小阻焊间隙。

一般的在焊盘周围都会包裹着阻焊层，组焊层存在的目的是生成工艺中，阻焊油、绿油的开窗范围。如下图中的D1两个焊盘，周围的紫色外框就是阻焊层，而与下边一个焊盘的组焊层距离小于9mil，而报警。

规则设置如下图：

9. Silk To Solder Mask (Clearance=5mil) (IsPad),(All)

丝印到阻焊距离。

如下图，丝印时一条在Top overlay的导线（制板后，该丝印是在PCB板表面的，一般白色），与阻焊层距离太近。

设置如下图、默认为5mil

10. Silk to Silk (Clearance=5mil) (All),(All)

丝印与丝印间距。

设置如下：

11. Net Antennae (Tolerance=0mil) (All)

网络天线。

这个规则的是指某些网络如果走线走到一半，并且走线长度超过设定值，而没有另一头接应，就形成天线效应。

如下图中的R6电阻的Pin2管脚，多出一根线而未走完或者本该不再走线，这样就致使天线效应的警报。

天线效应规则约束，可以设定走线长度阈值，并且超过此阈值则认为存在天线效应风险而产生警告：

总结

在PCB Designer工作中，只有对Rules正确的设置，才能保证PCB Designer的可制造性（即DFM）、Designer Rules Check的准确性；当然也有很多时候是因为Designer Rules设置不正确导致EQ修正困难或无法修正被要求重新Designer，特别是在impedance或differential控制的时候。整体而言，即所有的规则检查都是基于设计规则的，而非规则检查可以通过即认定无问题。正确的规则设置是对设计文件的负责，另外结构的适配也可通过规则来进行限制。如上所述就是PCB设计的常规设计规则检查；设计规则检查(DRC)是一项强大的自动功能，它可以检查设计逻辑和物理的完整性。检查是针对任何或所有启用的设计规则，并且可以在设计时在线检查，并以批量的方式检查，这样结果会列在消息面板中，并生成一个报告文件。 作者：亿道电子 https://www.bilibili.com/read/cv18047318/ 出处：bilibili