RISC-V特权架构 - 机器模式下的异常处理

1 进入异常
- 1.1 从mtvec 定义的PC 地址开始执行
- 1.2 更新CSR 寄存器mcause
- 1.3 更新CSR 寄存器mepc
- 1.4 更新CSR 寄存器mtval
- 1.5 更新CSR 寄存器mstatus
2 退出异常
- 2.1 从mepc 定义的PC 地址开始执行
- 2.2 更新CSR 寄存器mstatus
3 异常服务程序

本文属于《 RISC-V指令集基础系列教程》之一，欢迎查看其它文章。

狭义的中断和异常，均可以被归于广义的异常范畴，因此本文自此将用“异常”作为统一概念进行论述，其包含了狭义上的“中断”和“异常”。

RISC-V 定义的三种模式 User、Supervisor 和 Machine，均可发生异常，但是只有特权模式 Supervisor 和 Machine 才能处理异常，因为处理异常需要 CSR 寄存器。默认情况下，RISC-V所有的异常，都在Machine模式下处理。除此以外，还可以通过委托机制，将异常委托给Supervisor模式下处理。

这里本文介绍的是Machine模式下的异常处理机制。

1 进入异常

进入异常时，RISC-V 架构规定的硬件行为，可以简述如下：

（1）停止执行当前程序流，转而从CSR 寄存器mtvec 定义的PC 地址开始执行。

（2）进入异常，不仅会让处理器跳转到，上述的PC 地址开始执行，还会让硬件，同时更新其他几个CSR 寄存器，分别是以下4 个寄存器：

机器模式异常原因寄存器mcause（Machine Cause Register）
机器模式异常PC 寄存器mepc（Machine Exception Program Counter）
机器模式异常值寄存器mtval（Machine Trap Value Register ）
机器模式状态寄存器mstatus（Machine Status Register）

下文将分别予以详述。

1.1 从mtvec 定义的PC 地址开始执行

RISC-V 架构规定，在处理器的程序执行过程中，一旦遇到异常发生，则终止当前的程序流，处理器被强行跳转到一个新的PC 地址。该过程在RISC-V 的架构中定义为“陷阱（trap）”，字面含义为“跳入陷阱”，更加准确的意译为“进入异常”。

RISC-V 处理器trap 后跳入的PC 地址，由一个叫做机器模式异常入口基地址寄存器mtvec（Machine Trap-Vector Base-Address Register）的CSR 寄存器指定，其要点如下：

（1）mtvec 寄存器是一个可读可写的CSR 寄存器，因此软件可以编程更改其中的值。

（2）mtvec 寄存器的详细格式，如下图所示，其中的最低2 位是MODE 域，高30 位是BASE 域。（32位架构下，XLEN为32；64位架构下，XLEN为64。）
在这里插入图片描述

假设MODE 的值为0，则所有的异常响应时，处理器均跳转到BASE 值指示的PC 地址。
假设MODE 的值为1，则狭义的异常发生时，处理器跳转到BASE 值指示的PC 地址；狭义的中断发生时，处理器跳转到BASE+4*CAUSE 值指示的PC 地址。CAUSE的值，表示中断对应的异常编号（Exception Code），如下图所示（Machine cause register (mcause) values）。譬如机器计时器中断（Machine Timer Interrupt）的异常编号为7，则其跳转的地址为BASE+4×7=BASE+28= BASE+0x1c。

1.2 更新CSR 寄存器mcause

RISC-V 架构规定，在进入异常时，机器模式异常原因寄存器mcause（Machine Cause Register）被同时更新，以反映当前的异常种类，软件可以通过读此寄存器，查询造成异常的具体原因。

mcause 寄存器的详细格式，如下图所示，其中最高1 位为Interrupt 域，低31 位为异常编号域。
在这里插入图片描述
此两个域的组合表示值，如下图所示，用于指示RISC-V 架构定义的12 种中断类型和16 种异常类型。

1.3 更新CSR 寄存器mepc

RISC-V 架构定义，异常的返回地址由机器模式异常PC 寄存器mepc（Machine Exception Program Counter）保存。
在这里插入图片描述
在进入异常时，硬件将自动更新mepc 寄存器的值，为当前遇到异常的指令PC 值（即当前程序的停止执行点）。该寄存器将作为异常的返回地址，在异常结束之后，能够使用它保存的PC 值，回到之前被停止执行的程序点。

（1）值得注意的是，虽然mepc 寄存器会在异常发生时，自动被硬件更新，但是mepc 寄存器，本身也是一个可读可写的寄存器，因此软件也可以直接写该寄存器以修改其值。

（2）对于狭义的中断和狭义的异常而言，RISC-V 架构定义其返回地址（更新的mepc 值）有些细微差别：

出现中断时，中断返回地址mepc 的值，被更新为下一条尚未执行的指令。
出现异常时，中断返回地址mepc 的值，被更新为当前发生异常的指令PC。

注意：
如果异常由ecall 或ebreak 产生，由于mepc 的值被更新为ecall 或ebreak 指令自己的PC。因此在异常返回时，如果直接使用mepc 保存的PC值作为返回地址，则会再次跳回ecall 或者ebreak指令，从而造成死循环（执行ecall 或者ebreak 指令导致重新进入异常）。正确的做法是，在异常处理程序中，软件改变mepc指向下一条指令，由于现在ecall/ebreak（或c.ebreak）是4（或2）字节指令，因此改写设定 mepc=mepc+4（或+2） 即可。

1.4 更新CSR 寄存器mtval

在这里插入图片描述
RISC-V 架构规定，在进入异常时，硬件将自动更新机器模式异常值寄存器mtval（Machine Trap Value Register ），以反映引起当前异常的存储器访问地址或者指令编码。

如果是由存储器访问造成的异常，譬如遭遇硬件断点、取指令、存储器读写造成的异常，则将存储器访问的地址，更新到mtval 寄存器中。
如果是由非法指令造成的异常，则将该指令的指令编码，更新到mtval 寄存器中。

注意：mtval 寄存器，又名mbadaddr 寄存器，在某些早期版本的RISC-V 编译器中仅识别mbadaddr 名称。

1.5 更新CSR 寄存器mstatus

RISC-V 架构规定，在进入异常时，硬件将自动更新机器模式状态寄存器mstatus（Machine Status Register）的某些域。
在这里插入图片描述
（1）mstatus 寄存器的详细格式，如上图所示，其中的MIE 域，表示在Machine Mode 下中断全局使能。

当该MIE 域的值为1 时，表示Machine Mode 下所有中断的全局打开。
当该MIE 域的值为0 时，表示Machine Mode 下所有中断的全局关闭。

（2）RISC-V 架构规定，异常发生时有如下情况。

MPIE 域的值，被更新为异常发生前MIE 域的值。MPIE 域的作用，是在异常结束之后，能够使用MPIE 的值，恢复出异常发生之前的MIE 值。
MIE 的值，则被更新成为0（意味着进入异常服务程序后，中断被全局关闭，所有的中断都将被屏蔽不响应）。也就是说，RISC-V架构默认不支持中断嵌套。
MPP 的值，被更新为异常发生前的模式。MPP 域的作用，是在异常结束之后，能够使用MPP 的值，恢复出异常发生之前的工作模式。对于只支持机器模式（Machine Mode Only）的处理器核，则MPP 的值永远为二进制值11。