在当今高速发展的科技时代，芯片工艺的重要性不言而喻。芯片制造技术不断突破，使得电子产品性能更高、功能更强大，同时也推动了整个科技行业的快速发展。本文探讨下三星、台积电和英特尔三大芯片制造巨头的工艺技术。
英特尔未来几年的主要目标之一是在技术领先方面击败台积电，并从需要前沿节点的公司那里获得代工订单。为此，英特尔计划在未来五个季度内引入三种先进的制造工艺，并在2024年下半年至2025年上半年开始量产其2nm和1.8nm制造技术。但台积电认为，即使其将于2025年使用的N3P节点在价格上也将提供与英特尔18A相当的PPA，而其N2将击败它，尽管晚一年进入市场。
英特尔的20A（2nm节点）制造技术将于2024年推出，有望在创新方面取得突破，因为它将引入RibbonFET全栅极晶体管和背面功率传输网络（BSPDN），这两种技术旨在实现更高的性能、更低的功耗和更高的晶体管密度。
与此同时，英特尔的18A生产节点旨在进一步改进20A的创新，并在2024年底至2025年初进一步改善PPA。
英特尔的下一代Meteor Lake芯片是第一个使用“英特尔4”节点的芯片，目前正在按计划生产，并计划于今年晚些时候推出。这些将是该公司首批使用基于小芯片的架构的高产量消费类芯片，该架构使用3D Foveros互连技术将多个小芯片连接在一起。
英特尔下一代Arrow Lake芯片采用相同的设计方法，并使用更新一代的英特尔20A工艺节点，该节点具有许多新的功能，可以使英特尔在晶体管技术方面领先于台积电。
Arrow Lake将是英特尔第一个使用英特尔20A节点（2纳米）的产品，该节点包括PowerVia背侧电源传输等新的创新。这种技术将晶体管的全部电源直接通过晶体管的背面路由，同时将数据传输互连保持在传统的另一侧位置，从而将电源传输分区到晶体管的背面。
这种方法产生了一系列优势，包括能够实现更密集的晶体管阵列、改善电压下垂特性以解锁更高的频率、同时允许更快的晶体管开关速度，同时能够在芯片顶部实现更密集的信号路由。信号传输也因此受益，因为简化路由能够实现更快的导线并降低阻抗和电容。
英特尔将在2024年引领业界首款批量生产的具有背侧电源传输的芯片。台积电要到2026年才会整合这项技术。
尽管英特尔的20A（2纳米级）和18A（1.8纳米级）制造技术将比台积电的可比制造工艺早推出，但台积电却不服气，称其N3P（3纳米级）技术将提供与英特尔18A相当的特性，而其N2（2纳米级）将在功率、性能、面积（PPA）优势方面全面超越它。
台积电首席执行官魏哲家在公司财报电话会议上表示：我们的2nm技术没有背面供电（N2）比N3P和18A更先进，并将在2025年推出时成为半导体行业最先进的技术。”
相比之下，台积电的3nm级的N3、N3E、N3P和N3X制造工艺都依赖于成熟的FinFET晶体管和传统电源传输网络。这家全球最大的代工厂似乎并不急于采用纳米片GAA晶体管和BSPDN，因此前者将在台积电的N2节点上引入，预计在2025年下半年进入量产，而后者将添加到N2P中，预计在2026年底开始量产。
台积电的N3、N3E、N3P和N3X，以及N2和N2P等工艺各有不同的优势。
- N3和N3E：这两款工艺都是台积电的3nm工艺家族中的基础版本。其中，N3在相同频率下降低32%的功耗，或是在相同功耗下提高18%的性能。而N3E相比较现阶段的台积电5nm工艺，可在相同频率下降低32%的功耗，或在相同功耗下提高18%的性能。
- N3P：这款工艺在同漏电下性能提升接近5%，并且还有密度提升，即2%的光学缩小，结果是芯片密度提升4%。它在同功耗的情况下比N3E提升5%的性能。
- N3X：这款工艺是专门为高性能计算设备设计的。它相比N3P在驱动电压为1.2V的情况下速度提高了5%，并且芯片密度与N3P相同。
- N2：这款工艺性能提升10-15%，芯片密度提升大于15%。预计在2025年量产。
- N2P：这款工艺引入了backside power delivery，可能会是历代P提升比较大的一代。预计在2026年量产。
在制程技术上，三星的4nm工艺已经与台积电的工艺相当，而且公司有信心很快就会超过台积电的4nm产能。此外，三星在提高4nm芯片产量方面取得的稳步进展，可能会为该公司赢得高通(Qualcomm)和英伟达(NVIDIA)等重要客户的新订单。
同时，三星也在致力于改进其4nm芯片制造工艺，并已取得重大进展。据Sammobile和9to5google的数据显示，三星的4nm工艺现在已经与台积电的工艺相当，而且该公司有信心很快就会超过台积电的4nm产能。
三星的3纳米制程工艺已经成功为一家客户代工芯片，良品率达到了60%。然而，三星在3nm遇到了一些困难，其3nm GAA工艺尚未实现量产。据说，三星已经向中国客户交付了第一批3nm GAA芯片，但这些芯片并不完整，只是逻辑芯片中的SRAM。而且，三星的完整的3纳米GAA晶圆比较难生产，良率只有50%。
根据三星官方公布的信息，公司已经在2nm工艺方面取得了进展，并计划在2026年量产该工艺。具体的工艺指标还未公布，只知道还是GAA晶体管，跟3nm一样基于MBCFET（多桥沟道FET）技术，这是一种纳米片晶体管，可以垂直堆叠，而且兼容现在的CMOS工艺，降低新技术的升级成本。同时，三星也参与了IBM的2nm技术研发，但量产的2nm技术跟IBM的2nm并不一样，后者需要新的生产方法，而三星还会依赖自家研发的2nm技术。
三星在2nm工艺的研发方面取得了更多进展，主要体现在以下几个方面：
- 性能提升：三星的2nm工艺相比3nm工艺性能提升了12%，功效提升了25%，面积减少了5%。这些改进将使得移动设备更加高效，并满足不同领域的需求。
- 技术创新：三星采用了纳米片晶体管技术，这种技术可以垂直堆叠，并且兼容现在的CMOS工艺，降低新技术的升级成本。此外，三星还计划推出优化的SF2P工艺，针对高性能计算进行优化。
- 扩展应用领域：三星的2nm工艺计划在2025年开始量产用于移动应用，然后在2026年扩展到具有背面供电的HPC，并于2027年扩展到汽车领域。这些扩展将使得三星的芯片制造技术更加精细和高效，为未来芯片技术的发展奠定更加坚实的基础。
- 与台积电竞争：据报道，台积电的2nm制程工艺N2也已经启动试产。作为芯片制造领域的竞争对手，三星和台积电都在致力于推进芯片制造技术的升级和创新，以满足日益增长的需求。
