一、异常处理
1、异常
概念
- 处理器在正常执行程序的过程中可能会遇到一些不正常的的事件发生，这时处理器就要将当前的程序暂停下来转去处理这个异常的事件，异常事件完成后再返回到之前被异常打断的点继续执行
2、异常处理机制
- 不同的处理器对异常的处理流程大体相同，但是不同的处理器在具体实现的机制上有所不同。比如处理器遇到哪些事件认为是异常事件遇到异常事件之后处理器有哪些动作、处理器如何跳转到异常处理程序如何处理异常、处理完异常之后又如何返回到被打断的程序继续执行等我们将这些细节的实现称为处理器的异常处理机制
3、ARM异常源
概念
- 导致异常产生的事件称为异常源
ARM异常源
- FIQ：快速中断请求有效
- IRQ：外部中断请求有效
- Reset：复位电平有效
- Software Interrupt：执行swi指令
- Data Abort：数据终止
- Prefectch Abort：指令预取终止
- Undefined Instruction：遇到不能处理的指令
4、ARM异常模式
- 在ARM的基本工作模式中，有5个属于异常模式，即ARM遇到异常后会切换到对应的异常模式
5、ARM异常响应
ARM产生异常之后的动作（自动完成）（四大步三小步）
- 1、拷贝CPSR的值到对应异常模式下的SPSR寄存器
- 2、修改CPSR的值
- 2.1、修改中断禁位，禁止相应的中断（如果需要）
- 2.2、修改模式，进入相应的模式
- 2.3、修改状态，进入ARM状态
- 3、保存返回的地址到对应的异常模式下的LR寄存器
- 4、设置PC为相应的异常向量（异常向量表对应的地址）
6、异常向量表
- 1、异常向量表的本质是内存中的一段代码
- 2、表中为每个异常源分配了4个字节的存储空间
- 3、遇到异常后，处理器自动将PC修改为对应的地址
- 4、因为异常向量表空间有限，一般不会再这里写异常处理程序，而是在对应的位置写一条跳转指令，使其跳转到指定的异常处理程序的入口
注：
- ARM异常向量表的基地址默认在0x00地址，但可以通过配置协处理器来修改其地址
7、异常返回
异常返回的动作
- 1、将SPSR的值复制给CPSR，使处理器恢复到之前的状态
- 2、将LR的值复制给PC，使程序跳转回被打断的地址继续执行
8、IRQ异常举例
注：
- 整个过程CPSR保存的永远是当前程序的状态
- SPSR只是异常时对原来的CPSR进行备份
9、异常优先级
10、FIQ与IRQ
FIQ的响应速度比IRQ速度快的原因
- 1、FIQ位于异常向量表的最末，可以直接把异常处理写在异常向量表之后，省去跳转
- 2、FIQ有5个私有寄存器（R8-R12），执行中断处理程序之前无需压栈保存寄存器，可以直接处理中断
- 3、FIQ的优先级高于IRQ
- 两个中断同时发生时，先响应FIQ
- FIQ可以打断IRQ，但是IRQ不能打断FIQ
二、ARM微架构
1、流水线
2、指令流水线
缩短程序执行时间，提高处理器的效率和吞吐率
ARM指令流水线：
- ARM7采用三级流水线
- ARM9采用5级流水线
- Cortex-A9采用8级流水线
注：
- 虽然流水线的级数越来越多，但都是在三级流水线的基础上进行了细分
PC的作用（取址）
- 不管是几级流水线，PC指向的永远是当前正在取址的指令，而当前正在执行的指令的地址是PC-8
指令流水线机制的引入确实能够大大的提升指令执行的速度但在实际执行程的过程中很多情况下流水线时是无法形成的比如芯片刚上电的前两个周期、执行跳转指令后的两个周期等所以指令流水线的引入以及优化只能使平均指令周期不断的接近1而不可能真正的达到1，且流水线级数越多芯片设计的复杂程度就越高，芯片的功耗就越高
3、多核处理器
即一个CPU中集成了多个CPU核
作用
- 不同的线程可以运行在不同的核心中，实现真正的并发
资源
- 多核处理器共用外设和接口资源
