能力归能力，面试归面试，你永远不会知道面试官抛出来的会是什么样的问题。

经历了无数的笔试面试之后，发现数字IC的笔试面试还是有很对共通之处和规律可循的。

之前芯博士为大家分享了一些数字IC面试题，有不少小伙伴私信我，想要分享数字IC后端面试笔试题。今天精选了一些数字IC后端面试题（文尾附全套资料，可下载），希望移知教育的分享能让你少走些弯路，建议收藏。

Q、什么是Floorplan ?输出的是什么？

A：
Floorplan是物理设计中决定macro placement、power grid 和IO placement的过程。

输出的是：

1、die/block area

2、I/O pad placed

3、Macro placed

4、power grid design

5、power pre routing

6、std-cell placement area

Q、在做CTS之前需要进行哪些检查？

A：

1、是否完成了 placement

2、powerfflgroud是否pre-routed

3、预估的congestion是否acceptable

4、预估的timing是否acceptable

5、预估的maxtransition/capacitance是否没有violations

6、High fan-out net

Q、在CTS之后需要检查什么？

A：

1、skew report

2、clocktree report

3、timing report(setup/hold)

4、power&area

Q、CTS的目的是什么？

A：

1、最小化clock skew

2、最小化insertion delay

3、最小化功耗

Q、如果设计具有600个macro，你将怎么进行macro placement?

A：

首先使用工具自动执行macro placement,然后根据飞线和数据流调整。

如果macro2macr、input2macro连接较多，需要靠近摆放在边界

如果std2macro较多，考虑放在内部；另外可以使用blockage指导工具的placement engine

Q、有哪些低功耗设计方法？

A：

clock gating、multi power domains power gating, multi Vt library

笔试题图片预览

…………
一 共 37 页，162道题目

想获得完整版**《数字后端笔试题，含解析》**的小伙伴赶快私信我哦！

如果你想要快速入门、转行做数字前端设计，不妨到移知官网学习这些课程，给自己一次蜕变的可能。芯片东西还是挺多的，要讲的也太多。慢慢学吧。祝好运！