时钟域：MSYS、DSYS、PSYS
因S5PV210的时钟体系比较复杂，内部外设模块太多，因此把整个内部的时钟划分为3大块，叫做3个域。之所以分为3个域，是因为210内部的这些模块彼此工作时钟频率差异太大了，所以又必要把高速的放一起，相对低速的放在一起。
（1）MSYS：CPU（Cortex-A8内核）、DRAM控制器（DMC0和DMC1）、iRAM和iROM等
（2）DSYS：都是和视频显示、编解码有关的模块
（3）PSYS：都是和内部的各种外设有关，譬如串口、SD接口、I2C、AC97、USB等
时钟来源：外部晶振+内部时钟发生器+PLL+分频电路
S5PV210外部有4个晶振接口，设计板子硬件时可以根据需要来决定在哪里接晶振。接了晶振之后上电，相应的模块就能产生振荡，产生原始时钟。原始时钟再经过一系列筛选开关进入相应的PLL电路生成倍频后的高频时钟。高频时钟再经过分频到达芯片内部各模块上。（有些模块，譬如串口内部还有进一步的分频器进行再次分频使用）
PLL：APLL、MPLL、EPLL、VPLL
APLL:Cortex-A8内核 MSYS域
MPLL&EPLL:DSYS PSYS
VPLL:video视频相关模块
MSYS域
ARMCLK：给cpu内核工作的时钟，也就是所谓的主频
HCLK_MSYS：MSYS域的高频时钟，给DMC0和DMC1使用
PCLK_MSYS：MSYS域的低频时钟
HCLK_IMEM：给iROM和iRAM（合称iMEM）使用
DSYS域
HCLK_DSYS：DSYS域的高频时钟
PCLK_DSYS：DSYS域的低频时钟
PSYS域
HCLK_PSYS：PSYS域的高频时钟
PCLK_PSYS：PSYS域的低频时钟
SCLK_ONENAND
总结：210内部各个外设都是接在总线（内部AMBA总线）上面的，AMBA总线有1条高频分支叫AHB，有一条低频分支叫APB。上边各个域都有各自对应的HCLK_XXXX和PCLK_XXXX，其中HCLK_XXXX就是XXXX这个域中AHB总线的工作频率；PCLK_XXXX就是XXXX这个域中APB总线的工作频率。
SoC内部的各个外设都是挂在总线上工作的，也就是说这个外设的时钟来自于他挂在的总线，譬如串口UART挂在PSYS域下的APB总线上，因此串口的时钟来源是PCLK_PSYS。我们可以通过记住和分析上边的时钟域和总线值，来确定我们各个外设的具体时钟频率。
嵌入式物联网的学习之路非常漫长，不少人因为学习路线不对或者学习内容不够专业而错失高薪offer。不过别担心，我为大家整理了一份150多G的学习资源，基本上涵盖了嵌入式物联网学习的所有内容。点击这里扫码进群领资料，0元领取学习资源，让你的学习之路更加顺畅！记得点赞、关注、收藏、转发哦！
