微信公众号上线，搜索公众号小灰灰的FPGA,关注可获取相关源码，定期更新有关FPGA的项目以及开源项目源码，包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及AXI总线等
三、xilinx的AXILite的ip组件生成及使用
本章内容介绍工程中使用的AXI Crossbar ip以及Block Design中可使用的AXI interconnect组件，通过搭建工程使用。
1、AXI Crossbar IP介绍使用及仿真
①手册知识
AXI Crossbar是一种可选择的互联模式，支持地址共享，多数据路径访问模式


②各类型器件的AXI性能
各类信号的延迟，可通过工程仿真观察


不同器件的AXI Crossbar可运行的频率要求


③具体操作及仿真
AXI Crossbar IP生成，尤其是基地址仲裁选择，需要注意适配项目的应用场景，本文采用1Master2Slaver应用场景，
具体IP生成以及配置注意界面
工程1个Master对应至AXI Crossbar IP的slaver互联，即1个Slaver
工程2个Slaver对应至AXI Crossbar IP的两个Master互联，即2个Master

slaver0寄存器地址范围为0x00000000—0x0000FFFF，内部寄存器使用必须在此范围

slaver1寄存器地址范围为0x00010000—0x0001FFFF，内部寄存器使用必须在此范围


仿真时序图