关于整个虚拟项目，请参考：

【HISI IC萌新虚拟项目】Package Process Unit项目全流程目录_尼德兰的喵的博客-CSDN博客

前言

spt_agent utils已经完成了（虽然之后可能还会有微调），接下来完成配置通路cpu interface对应的utils。这个通路比较特殊，一是带反馈的接口，二是时序上非常的复杂，而且还是个异步接口。鉴于除非在芯片最外围的模块，我们平时极少面对这种接口，因此个人的建议是不要在这里的时序上花费太多的时间，“又不是不能用”，嗯。

CPU UTILS

时序永远心中留！cpu接口读时序如下图：

 写时序如下图：

当然本虚拟项目没有关于inout接口的训练内容，因此我在实现代码的时候是以CPU_WDATA和CPU_RDATA两个接口分开组织数据读写的。 

cpu_transaciton

观察cpu接口的时序与信号图，可以发现