同步整流器驱动

1.栅极电荷
2.dv/dt注意事项

MOSFET 同步整流器是接地基准开关的一个特例。这些器件与传统应用所使用的 N 沟道 MOSFET 相同，只是它们被应用到了电源的低电压输出而非整流器二极管中。
它们通常可在非常有限的漏源极电压摆幅下工作，因此，CDS 和 CGD 电容器具有相对较大的电容值。而且，其应用非常独特，因为这些器件工作在 V-I 平面的第四象限。
电流从源极流至漏极端子。因此与栅极驱动信号无关。在同步开关周围需要其他元件的情况下，电流将通过电阻通道或 MOSFET 的寄生体二极管在器件内流动。
评估 MOSFET 同步整流器的开关行为的最简单模式是简化的降压功率级，其中整流器二极管由 QSR 晶体管代替，如 图 16 所示。

在此电路中，首先要认识到的是同步整流器 MOSFET 的运行取决于电路中另一个受控开关（即正向开关）QFW 的运行。两个栅极驱动波形不是独立的，必须符合特定的时序要求。
栅极驱动信号叠加是致命的，因为环路中没有显著的限流组件，两个 MOSFET 会造成电压源短路。理想情况下，两个开关应同时开关，以防止 QSR MOSFET 的体二极管开通。遗憾的是，避免体二极管导电的时机很短。非常准确的自适应时序和快速开关速度是必不可少是，而传统设计技术通常难以实现这些目标。

因此，在大多数情况下，在同步 MOSFET 开关开通之前和关断之后，体二极管会发生瞬间（从 20ns 到80ns）导电。

1.栅极电荷

在体二极管导电期间，器件内会形成满负载电流，并且漏源极电压等于体二极管正向压降。在这些情况下，开通或关断器件所需的栅极电荷与传统第一象限运行中所需的栅极电荷不同。当栅极开通时，漏源极电压实际上为零，并对 CGD 和 CDS 电容器放电。而且，米勒效应不存在，漏极和栅极端子间没有反馈。
因此，所需的栅极电荷等于将栅源极和栅漏极电容器上的电压从 0V 提高到最终 VDRV 电平所需的电荷。为了进行准确估算，应根据 公式 24 确定 CGD 电容器在 0V 到 VDRV 之间的低电压平均值。

然后可使用 公式 25 估算同步 MOSFET 整流器的总栅极电荷。

此值明显低于 MOSFET 数据表中所列的总栅极电荷。与在第一象限运行中驱动相比，同步整流所用的具有相同驱动器电路的相同 MOSFET 可以更快地开通或关断。遗憾的是，这个优点无法实现，因为适用于同步整流的低 RDS(on) 器件由于芯片尺寸大，通常具有相当大的输入和输出电容。
从驱动器功率损耗的角度来看，另一个必须要注意的问题是应考虑数据表中的总栅极电荷值。
虽然驱动器在开通过程中提供的栅极电荷少于数据表中所列的典型值，但这包括一部分流经驱动器输出阻抗的总电荷。
在开通前，器件上的漏源极电压发生变化时，功率级提供的米勒电荷必须流经导致更多功率损耗的同步 MOSFET 的驱动器。可以在 图 17 中看到这种现象，接下来讨论 dv/dt 注意事项时将涉及此内容。

同步 MOSFET 的关断过程遵循与开通过程相同的规则，因此，以前所有关于栅极电荷的注意事项均适用。

2.dv/dt注意事项

图 17 显示了 QSR 的开通和关断过程中最重要的电路和电流元件。实际上，更准确地说，QFW 中发生的开关操作强制 QSR 开通或关断，而与自己的栅极驱动信号无关。

QSR 开通时，QFW 关断。当 QFW 的栅极驱动信号从高电平转换为低电平时，开关节点从输入电压电平转为GND。电流仍然在正向开关中，直至 CRSS 电容器放电并且 QSR 的体二极管正向偏置。在此瞬间，同步MOSFET 接收电流，并且 QFW 完全关断。在由控制器能力决定的短暂延时后，施加 QSR 的栅极驱动信号并开通 MOSFET。此时，电流从体二极管传输至器件通道。

在 QSR 导电过程结束时，必须关断 MOSFET。通过移除同步开关栅极上的驱动信号来引发此过程。此事件本身不会导致器件关断。相反，它强制电流流入体二极管而不是通道。电路运行与此电荷无关。当正向开关的栅极从低电平转换为高电平时，电流开始从 QSR 进入 QFW。QFW 接收满载电流并且体二极管完全恢复后，开关节点将从 GND 转换为输入电压电平。在此转换过程中，对 QSR 的 CRSS 电容器充电，同步 MOSFET 易
受 dv/dt 感应开通的影响。

总结同步 MOSFET 及其栅极驱动的这种独特运行方式，我们可以得出以下最重要结论：正向开关的栅极驱动特性（开关速度）会在器件上施加同步 MOSFET 的开通和关断 dv/dt。因此，应同时设计两个栅极驱动电路，以确保各自的速度和 dv/dt 极限在所有运行条件下都匹配。可以按照 公式 26 中所示的步骤来确保这一目标。

假定 QSR 和 QFW 所用的器件相同，没有外部栅极电阻器，并且与驱动器输出阻抗相比内部栅极电阻可以忽略，则驱动器输出阻抗的近似比值如 公式 27 所示。

采用由 10V 驱动信号驱动的逻辑电平 MOSFET 的一个典型示例可产生 0.417 的比值，这就意味着 QSR 的下拉驱动阻抗必须小于 QFW 的上拉驱动阻抗的 42%。

在进行这些计算时，请记住除 VDRV 之外的每个参数都与温度有关，其值可能需要调整以适应设计的最差运行条件。