0. 实验平台
基于STM32F407ZG
1. GPIO 简介
1.1 简介
GPIO全称：General Purpose Input Output，即通用输入输出端口，一般用来采集外部器件的信息或者控制外部器件工作，即输入输出
1.2 STM32 的 GPIO 特点
- 不同型号，IO口数量可能不一样，可通过选型手册快速查询
- 快速翻转，每次翻转最快只需要两个时钟周期（F1最高速度可以到50Mhz）
- 每个IO口都可以做中断
- 支持 8 种工作模式（后面会详解）
1.3 STM32 的 GPIO 电气特性
- STM32 的工作电压：2 V ≤ VDD ≤ 3.6 V
- GPIO 的识别范围：COMS 端口：
-0.3 V ≤ VIL ≤ 1.164 V
1.833 V ≤ VIH ≤ 3.6 V - 输出电流：单个 GPIO 最大 25mA
2. STM32F4 端口结构
STM32F1 系列与 F4 有细微的差别，但是原理都是互通的
下图可以在 STM32F4xx 手册中的 GPIO 章节找到
- 保护二极管，保护接入电路的电压不会超过可承受的范围
- 上下拉电阻，通常阻值在 30-50KΩ ，是一种弱上下拉（电流很小，不具备驱动能力）
- 施密特触发器，可以使得非方波信号转为方波信号
- P-MOS & N-MOS 管
下面会详解 施密特触发器 和 P-MOS & N-MOS 管
2.1 施密特触发器
施密特触发器就是一种整形电路，可以将非标准方波整形成方波，特点如下
- 当输入电压高于正向阈值电压，输出为高；
- 当输入电压低于负向阈值电压，输出为低；
- 当输入在正负向阈值电压之间，输出不改变
2.2 P-MOS & N-MOS 管
MOS 管是压控型元件，通过控制栅源电压（ Vgs ）来实现导通或关闭
其中，G是栅极，S是源极，D是漏极
对于 P-MOS：Vgs<0，导通
对于 N-MOS：Vgs>0，导通
3. GPIO 的 8 种工作模式
| GPIO8 种模式 | 特点及应用 |
|---|---|
| 输入浮空 | 输入用，完全浮空，状态不定 |
| 输入上拉 | 输入用，用内部上拉，默认是高电平 |
| 输入下拉 | 输入用，用内部下拉，默认是低电平 |
| 模拟功能 | ADC、DAC |
| 开漏输出 | 软件 IIC 的 SDA、SCL 等 |
| 推挽输出 | 驱动能力强，25mA，通用输出 |
| 开漏式复用功能 | 片上外设功能（硬件 IIC 的 SDA、SCL 引脚等） |
| 推挽式复用功能 | 片上外设功能（SPI 的 SCK、MISO、MOSI引脚等） |
3.1 输入浮空
电路状态：
- 上拉 /下拉电阻断开
- 施密特触发器打开
- 输出被禁止。
- P-MOS 和 M-MOS 管不导通
电路图：
适用场景： IO 口的电平完全是由外部电路决定。如果 IO 引脚没有连接其他的设备，那么检测其输入电平是不确定的。该模式可以用于检测外部引脚电平的情况（如按键，但是更常用的方法是设置为输入下拉或者上拉模式）
3.2 输入上拉
电路状态：
- 上拉电阻接通
- 下拉电阻断开
- 施密特触发器打开
- 输出被禁止
- P-MOS 和 M-MOS 管不导通
电路图：
适用场景： IO 口的电平默认状态为高电平，但是外部有低电平输入的时候还是可以被读取到
3.3 输入上拉
电路状态：
- 上拉电阻断开
- 下拉电阻接通
- 施密特触发器打开
- 输出被禁止
- P-MOS 和 M-MOS 管不导通
电路图：
适用场景： IO 口的电平默认状态为低电平，但是外部有高电平输入的时候还是可以被读取到
3.4 模拟功能
电路状态：
- 上拉 /下拉电阻断开
- 施密特触发器关闭
- 输出被禁止
- P-MOS 和 M-MOS 管不导通
电路图（更正：蓝色框中为输入部分）：
适用场景： 该模式用于 ADC 采集或者 DAC 输出，或者低功耗下省电
3.5 开漏输出
电路状态：
- 上拉 /下拉电阻根据寄存器的值决定是否导通
- 施密特触发器打开
- 可以通过数据寄存器访问 IO 状态
- P-MOS 管始终不激活
- 输出寄存器中输入 0 会激活 M-MOS 管
电路图（更正：蓝色框中为输入部分）：
电路图解析：
开漏模式下，P-MOS 管是一直截止的，所以 P-MOS 管的栅极一直接 VSS。
如果输出数据寄存器设置为 0 时，经过“输出控制”的逻辑非操作后，输出逻辑 1 到 N-MOS 管的栅极，这时 N-MOS 管就会导通，使得 I/O 引脚接到 VSS，即输出低电平。
如果输出数据寄存器设置为 1 时，经过“输出控制器”的逻辑非操作后，输出逻辑 0 到 N-MOS 管的栅极，这时 N-MOS 管就会截止。因为 P-MOS 管是一直截止的，使得 I/O 引脚呈现高阻态，即不输出低电平，也不输出高电平。因此要 I/O 引脚输出高电平就必须接上拉电阻。这时可以接内部上拉电阻，或者接一个外部上拉电阻。由于内部上拉电阻的阻值较大，所以只是“弱上拉”。需要大电流驱动，需要接外部的上拉电阻。
此外，上拉电阻具有线与特性，即如果有很多开漏模式的引脚连在一起的时候，只有当所有引脚都输出高阻态，电平才为 1，只要有其中一个为低电平时，就等于接地，使得整条线路都为低电平 0。IIC 通信（ IIC_SDA）就用到这个原理。
另外在开漏输出模式下，施密特触发器是打开的，所以 IO 口引脚的电平状态会被采集到输入数据寄存器中，如果对输入数据寄存器进行读访问可以得到 IO 口的状态。也就是说开漏输出模式下，我们可以对 IO 口进行读数据。
特点和适用场景：它只能输出低电平 Vss 或者高阻态，常用于软件 IIC 的 SDA、SCL 等
3.6 推挽输出
电路状态：
- 上拉 /下拉电阻根据寄存器的值决定是否导通
- 施密特触发器打开
- 可以通过数据寄存器访问 IO 状态
- P-MOS 管和 N-MOS 管通过输出寄存器的值来决定是否导通
电路图（更正：蓝色框中为输入部分）：
电路图解析：
如果输出数据寄存器设置为 0 时，经过“输出控制”的逻辑非操作后，输出逻辑 1 到 P-MOS 管的栅极，这时 P-MOS管就会截止，同时也会输出逻辑 1 到 N-MOS 管的栅极，这时 N-MOS 管就会导通，使得 I/O 引脚接到引脚接到 VSS，即输出低电平。
如果输出数据寄存器设置为 1 时，经过“输出控制”的逻辑非操作后，输出逻辑 0 到到 N-MOS 管的栅极，这时 N-MOS 管就会截止，同时也会输出逻辑 0 到 P-MOS 管的栅极，这时 P-MOS 管就会导通，使得 I/O 引脚接到引脚接到 VDD，即输出高电平。
推挽输出模式下，P-MOS 管和 N-MOS 管同一时间只能有一个管 MOS 管是导通的。当引脚高低电平切换时，两个管子轮流导通，一个负责灌电流，一个负责拉电流，使其负载能力和开关速度都有很大的提高。
另外在推挽输出模式下，施密特触发器也是打开的，可以读取IO口的电平状态。由于推挽输出模式输出高电平时，是直接连接VDD ，所以驱动能力较强，可以做电流型驱动，驱动电流最大可达25mA。该模式也是最常用的输出模式。
特点和适用场景：可以输出最大 25mA 的电流，可以用来驱动一些外设如 LED 灯等
3.7 开漏式复用
电路状态：
- 上拉 /下拉电阻根据寄存器的值决定是否导通
- 施密特触发器打开
- 可以通过数据寄存器访问 IO 状态
- P-MOS 管始终不激活
- 引脚的状态由外设决定， 0 会激活 M-MOS 管
电路图（更正：蓝色框中为输入部分）：
适用场景：片上外设功能（硬件IIC 的SDA、SCL引脚等）
3.8 推挽式复用
电路状态：
- 上拉 /下拉电阻根据寄存器的值决定是否导通
- 施密特触发器打开
- 可以通过数据寄存器访问 IO 状态
- P-MOS 管和 N-MOS 管通过外设来决定是否导通
电路图（更正：蓝色框中为输入部分）：
适用场景：片上外设功能（SPI 的SCK、MISO、MOSI引脚等）
