【操作系统真象还原】第4章：保护模式入门（4.4～4.5节）

4.4 处理器微架构简介

4.4.1 流水线

4.4.2 乱序执行

4.4.3 缓存

4.4.4 分支预测

4.5 使用远跳转指令清空流水线，更新段描述符缓冲寄存器

4.6 保护模式之内存段的保护

4.6.1 向段寄存器加载选择子时的保护

4.6.2 代码段和数据段的保护

4.6.3 栈段的保护

4.4 处理器微架构简介

了解处理器内部硬件架构，有助于理解软件运行原理，因为这两者本身相辅相成，相互依存。

4.4.1 流水线

表 4-13 的过程便是一个流水线的执行过程，由于砸钉子分为两个步骤，所以以上流水线称为二级流水线。

CPU 的指令执行过程分为取指令、译码、执行三个步骤。每个步骤都是独立执行的，CPU 可以一边执行指令，一边取指令，一边译码。（CPU 在遇到无条件转移指令 jmp 时，会清空流水线。）

从第 2 秒后，每 0.5 秒就会有一个砸钉子的动作，所以在以后的每分钟内，都会钉入 120 个钉子，速度又提高了很多。这就是将指令拆分成多个微操作后的效率提升。(因为微操作的周期短)

流水线是 CPU 提高效率的一种出路，以后介绍的各种优化方法，其实都是围绕如何让流水线更加有效而展开的。

4.4.2 乱序执行

乱序执行：是指在 CPU 中运行的指令并不按照代码中的顺序执行，而是按照一定的策略打乱顺序执行，也许后面的指令先执行，当然，得保证指令之间不具备相关性。

CISC (Complex Instruction Set Computer)，意为复杂指令集计算机，不断地往 CPU 中添加各种指令，甚至在 CPU 硬件一级直接支持软件中的某些操作，以至于指令集越来越庞大笨重复杂。

RISC (Reduced Instruction Set Computer )，意为精简指令集计算机，精简保留了那些常用的指令，这些指令大多数都是不可再细分的，也就是说它们基本上都是属于微操作级别的指令。

乱序执行的好处就是后面的操作可以放到前面来做，利于装载到流水线上提高效率。

4.4.3 缓存

缓存是 20 世纪最大的发明，其原理是用一些存取速度较快的存储设备作为数据缓冲区，避免频繁访问速度较慢的低速存储设备。

SRAM，即静态随机访问存储器，是最快的存储器。寄存器和 SRAM 都是用相同的存储电路实现的，用的都是触发器，是工作速度极快的，属于纳秒级别。

局部性分为以下两个方面：（将当前用到的指令和当前位置附近的数据都加载到缓存中）

时间局部性：最近访问过的指令和数据，在将来一段时间内依然经常被访问。
空间局部性：靠近当前访问内存空间的内存地址，在将来一段时间也会被访问。

4.4.4 分支预测

CPU 中的指令是在流水线上执行的。

分支预测：是指当处理器遇到一个分支指令时，是该把分支左边的指令放到流水线上，还是把分支右边的指令放在流水线上。

如何把握好转移的方向，才是使流水线保持高效的关键。所谓的预测是针对有条件跳转来说的。

Intel的分支预测部件中用了分支目标缓冲器（Branch Target Buffer，BTB )。

如果 BTB 中没有相同记录，这时候可以使用 Static Predictor，静态预测器。存储在里面的预测策略是固定写死的，它是由人们经过大量统计之后，根据某些特征总结出来的。如，若循环结构向上跳转则转移会发生，若向下跳转则转移不发生。

预测错了就清空流水线即可，根据实际情况更新BTB。

4.5 使用远跳转指令清空流水线，更新段描述符缓冲寄存器

代码段寄存器 cs，只有用远过程调用指令 call，远转移指令 jmp，远返回指令 retf 等指令间接改变。CPU 遇到 jmp 指令时，之前已经送上流水线上的指令只有清空，所以 jmp 指令有清空流水线的神奇功效。

4.6 保护模式之内存段的保护

保护模式中的保护二字主要体现在段描述符的属性字段中，每个字段都不是多余的。这些属性只是用来描述一块内存的性质，是用来给 CPU 做参考的，当有实际动作在这片内存上发生时，CPU用这些属性来检查动作的合法性，从而起到了保护的作用。

4.6.1 向段寄存器加载选择子时的保护

当引用一个内存段时，实际上就是往段寄存器中加载个选择子，为了避免出现非法引用内存段的情况，在这时候，处理器会在以下几方面做出检查：

(1) 首先根据选择子的值验证段描述符是否超越界限：判断的标准是选择子的索引值一定要小于等于描述符表( GDT 或 LDT) 中描述符的个数。描述符表基地址＋选择子中的索引值*8+7 <= 描述符表基地址＋描述符表界限值。

处理器先检查 TI 的值，如果 TI 是 0，则从全局描述符表寄存器 gdtr 中拿到 GDT 基地址和 GDT 界限值。如果 TI 是 1，则从局部描述符表寄存器 Idtr 中拿到 LDT 基地址和 LDT 界限值。有了描述符表基地址和描述符表界限值后，把选择子的高 13 位代入上面的表达式，若不成立，处理器则抛出异常。

(2) 检查段寄存器的用途和段类型是否匹配：(段描述符中有个 type 字段，这用来表示段的类型，也就是不同的段有不同的作用。)

只有具备可执行属性的段(代码段)，才能加载到 cs 段寄存器中。
只具备执行属性的段(代码段)，不允许加载到除 cs 外的段寄存器中。
只有具备可写属性的段(数据段)，才能加载到 SS 栈段寄存器中。
至少具备可读属性的段才能加载到 DS ES FS GS 段寄存器中。

(3) 检查段是否存在：CPU 通过段描述符中的 P 位来确认内存段是否存在，如果 P 位为 1，则表示存在，这时候就可以将选择子载入段寄存器了，同时段描述符缓冲寄存器也会更新为选择子对应的段描述符的内容，随后处理器将段描述符中的 A 位置为，表示己经访问过了。若为 0 则会抛出异常，处理器会转去执行相应的异常处理程序，然后处理完接着回来执行。