度补偿校正；

（5）数据处理模块。其主要作用是接收外设发送的信息，并对其做相应的处

理，然后把结果通过总线接口发送出去。它主要包含两个子模块即 FPGA

为核心的数字信号协处理器和 DSP 核心运算处理器。

3.2.2 处理器架构

实时信号处理系统中，低层的信号预处理算法处理的数据量大，对处理速度

要求高，但运算结构相对比较简单，适于用 FPGA 进行硬件实现。高层处理算法

所处理的数据量较低层算法少，但算法的控制结构复杂，适于用运算速度高、寻

址方式灵活、通信机制强大的 DSP 芯片来实现。采用 DSP+FPGA 的数字硬件系

统就可以把二者优点结合一起，兼顾速度和灵活性，既满足底层信号处理要求，

又满足高层信号处理要求 [21] 。 DSP+FPGA 系统最大的优点是结构灵活，具有较强

的通用性，适合于模块化设计，从而能够提高算法效率；同时其开发周期较短，

系统容易维护和扩展，适合实时信号处理。

DSP+ FPGA 系统的核心由 DSP 芯片和 FPGA 芯片组成。另外还包括一些外

围的辅助电路，如存储器、先进先出（ FIFO ）器件及 FLASH 存储器等。 FPGA

电路与 DSP 相连，利用 DSP 处理器强大的 I/O 功能实现系统内部的通信。从 DSP

角度看， FPGA 相当于它的协处理器，外部电路辅助核心电路进行工作。 DSP 和

FPGA 各自带有 RAM ，用于存放处理过程所需要的数据及中间结果。 FLASH 存

储器中存储了 DSP 执行程序和 FPGA 的配置数据。 FIFO 器件则用于实现信号处

理中常用到的一些操作，如延迟线、顺序存储等。

DSP 的外围电路主要是 FLASH 、存储器和 SRAM ，需要完成相应的电路设

计。它需要连接的连线主要包括 DSP 模式选择、时钟模式选择、 JTAG 接口和电