标题

Suppression Effect of Split-Gate Structure on Repetitive Avalanche Stress Induced Degradation for SiC MOSFETs（TED 24年）

文章的研究内容

这篇文章的研究探讨了重复雪崩应力对碳化硅（SiC）MOSFET器件退化的影响，特别是比较了分栅（SG）和平面栅（PG）SiC MOSFET在这种应力下的表现。研究重点关注在重复雪崩应力条件下电气参数的退化，尤其是电容、栅电荷和开关特性。

主要发现包括：

• 在重复雪崩应力作用下，SG和PG器件的静态特性相对稳定，但电容特别是Crss的退化显著。
• 相比PG器件，SG结构表现出较少的电容退化，主要是由于其栅氧化层内电场分布更加有利。
• 尽管在初期应力循环中，SG器件的退化更为敏感，但随着应力循环的增加，SG器件的退化程度最终小于PG器件，表现出更好的可靠性和稳健性。
• 仿真结果表明，SG结构由于其独特的栅极设计，导致栅氧化层中的电场和电离率较低，这有助于减少退化，相比PG器件具有更好的性能。

总体而言，研究结论认为，SG SiC MOSFET在重复雪崩应力下表现出更好的退化抗性和动态开关特性，具有较PG器件更强的性能和可靠性。

文章的研究方法

这篇文章的研究方法主要包括实验测试和数值仿真两部分。具体研究方法如下：

1. 器件制备与结构设计：

   • 研究中使用了分栅（SG）和传统平面栅（PG）SiC MOSFET器件，二者的制造工艺几乎相同，除了SG器件需要在JFET区域上方刻蚀多晶硅。SG和PG器件的掺杂浓度和外延层厚度相同，分别为1E16 cm⁻³和10 µm，且通道宽度为0.5 µm，JFET区域宽度为1.4 µm。

2. 实验测试：

   • 文章通过重复雪崩应力（Repetitive Avalanche Stress）实验来测试器件的可靠性。实验中使用了无夹具感应开关（UIS）电路，该电路可以通过施加高电压和高电流的冲击来模拟雪崩条件。具体方法包括：器件在不同的重复雪崩应力循环下进行测试，记录静态电气参数（如阈值电压、导通电阻、击穿电压等）和电容参数（如反向传输电容Crss）的变化。

3. 参数测量：

   • 在每个测试周期结束后，文章测量了多个电气参数的变化，包括：
     • 阈值电压（Vth）
     • 导通电阻（Ron）
     • 击穿电压（BV）
     • 源漏电压（VSD）
     • 反向传输电容（Crss）
   • 同时，还对器件的栅电荷（Qg）和开关特性（如关断延迟td(off)和关断时间toff）进行了测量。

4. 数值仿真：

   • 使用3-D TCAD仿真（Silvaco TCAD）软件对两种类型的SiC MOSFET器件进行了详细的电场分布和热分布仿真，模拟了在雪崩模式下的电场和电离率分布。
   • 仿真模型包括载流子迁移模型（mobility model）、基于SRH复合模型的载流子生成率模型、电离模型（I.I. model）和温度模型（temperature model）。
   • 仿真结果用来分析电场和电离率的分布差异，并解释为何SG器件在重复雪崩应力下表现出较少的退化。

5. 比较分析：

   • 通过对比SG和PG SiC MOSFET在不同应力周期下的电气参数和动态特性的退化情况，研究者总结了不同器件的退化规律，并进一步分析了分栅结构在长时间应力下的优势。

通过这些实验和仿真方法，研究团队能够深入了解SG结构如何通过电场分布的优化来减少器件在重复雪崩应力下的退化，并提供更具可靠性的设计方案。

文章的创新点

这篇文章的创新点主要体现在以下几个方面：

1. 分栅结构（SG）对SiC MOSFET的可靠性改善：

   • 本研究首次深入探讨了分栅（SG）结构在重复雪崩应力下的表现，并与传统的平面栅（PG）SiC MOSFET进行比较。研究表明，虽然在初期应力周期中，SG器件的退化速度较快，但随着应力周期的增加，SG器件表现出更低的电容退化和更优的动态特性退化，这表明SG结构对SiC MOSFET的长期可靠性具有显著的改善作用。

2. 新颖的电场和电离率分布分析：

   • 通过3-D TCAD仿真，文章分析了在雪崩状态下，SG和PG SiC MOSFET的电场和电离率分布差异。特别是对SG结构的深入分析，揭示了其栅氧化层在重复雪崩应力下的电场分布情况。这种分析不仅为理解SG器件的电气性能退化提供了理论依据，而且为设计更可靠的SiC MOSFET提供了指导。

3. SG结构的电场优化设计：

   • 研究提出，SG结构通过刻蚀多晶硅并改变JFET区域的宽度，显著减少了栅氧化层中的电场强度，尤其在重复雪崩应力下，使得器件的可靠性得到了改善。该发现对SiC MOSFET的设计优化具有重要意义，可以进一步改善其在高压、大电流应用中的可靠性。

4. 电容退化和开关特性退化的详细对比：

   • 本文系统比较了SG和PG SiC MOSFET在重复雪崩应力下电容（Crss）和开关特性（如关断延迟和关断时间）的退化情况。研究发现，SG结构的器件在重复雪崩应力下表现出较少的电容退化和开关特性退化，尤其在动态特性方面，SG器件比PG器件更加稳定。该发现进一步验证了SG结构在高频和高功率应用中的潜力。

5. 实验与仿真相结合的研究方法：

   • 本文创新性地将实验测试与数值仿真相结合，利用3-D仿真软件分析雪崩应力下的电场、热分布及电离效应，从而获得对SG和PG结构退化机制的更深入理解。这种结合实验与仿真的方法为其他功率器件的研究提供了参考。

综上所述，文章的创新点在于通过引入SG结构并结合仿真与实验测试，展示了其在SiC MOSFET器件中的优势，尤其是在应对重复雪崩应力下的退化表现，为进一步提升SiC MOSFET的性能和可靠性提供了新的设计思路。

文章的结论

1. SG SiC MOSFET在重复雪崩应力下具有更好的退化抑制效果：

   • 研究表明，尽管在初期应力周期中，分栅（SG）SiC MOSFET的退化速度略高于平面栅（PG）SiC MOSFET，但随着应力周期的增加，SG器件的电容退化（特别是Crss）和开关特性退化明显低于PG器件。最终，SG器件表现出更优的长期稳定性和可靠性。

2. 电容退化和开关特性退化的差异：

   • SG SiC MOSFET在重复雪崩应力下的电容退化较PG器件小，特别是在反向传输电容（Crss）方面。PG器件在重复应力下的电容退化更为显著。SG器件的栅电荷（Qg）和开关特性（如关断延迟td(off)和关断时间toff）退化幅度也低于PG器件，证明SG结构具有更好的开关性能保持能力。

3. 分栅结构的电场优化作用：

   • 文章通过仿真分析指出，SG结构通过改变栅极设计，减小了栅氧化层中的电场强度，特别是在JFET区域，这有助于减缓器件在雪崩应力下的退化速度。这种结构设计有效地改善了SiC MOSFET在高电压、大电流应用中的长期可靠性。

4. 应力周期对器件退化的影响：

   • 研究还发现，在应力初期，SG器件对电容退化的敏感性较高，但随着应力周期的增加，PG器件的退化变得更加严重，最终达到饱和。相比之下，SG器件在长时间应力作用下的退化更为缓慢，表现出更好的耐用性。

5. 设计优化建议：

   • 基于研究结果，文章建议可以通过减少JFET区域的宽度和进一步优化刻蚀的多晶硅尺寸，进一步降低SG SiC MOSFET中的电场强度，提升器件的耐久性和可靠性。

结论总结：
总体而言，SG结构的SiC MOSFET在重复雪崩应力下表现出更低的电容退化和更少的开关特性退化，相比传统的PG结构具有更高的可靠性和稳定性。这使得SG SiC MOSFET在高功率和高频应用中表现出较PG器件更优的性能，并为进一步的器件设计和应用提供了有价值的参考。