一、Cortex-A7内核中断
Cortex-A7内核具有多个中断类型，但其中最重要的是复位中断和IRQ（普通中断请求）中断。对于IMX6ULL而言，主要关注的是IRQ中断，因为外部设备和内部事件通常都会触发这类中断。
从左到右 中断控制器-->中断分发器（保安）-->cpu接口单元（秘书）-->cpu核（老板）
二、GIC中断控制器管理的中断
IMX6ULL使用了GIC（Generic Interrupt Controller，通用中断控制器）来管理中断。GIC负责接收来自各个设备和处理器内核的中断信号，并根据优先级和配置规则将这些中断分派给适当的处理器核心进行处理。根据中断的来源和特性，GIC管理的中断可以进一步细分为以下几类：
-
SPI（Shared Peripheral Interrupt）中断：
- 共享中断，顾名思义，是由所有Core共享的中断。
- 这些中断包括外部设备的中断，如按键中断、串口中断等。
- 这些中断可以被任何一个Core处理，不限定特定Core。
- 在IMX6ULL中，SPI中断的ID范围通常是32到1019，但实际上可能使用的中断ID数量较少（例如160个）。
-
PPI（Private Peripheral Interrupt）中断：
- 私有中断，每个Core有自己独有的中断。
- 这些中断通常用于处理Core内特定的事件或任务。
- PPI中断的ID范围通常是16到31。
-
SGI（Software-generated Interrupt）中断：
- 软件中断，由软件触发引起的中断。
- 通过向寄存器GICD_SGIR写入数据来触发。
-SGI中断通常用于多核之间的通信。 - SGI中断的ID范围通常是0到15。
三、中断分发器的作用
- 接收中断信号：中断分发器与多个中断源相连，能够接收来自这些中断源的中断信号。
- 中断判优：中断分发器内部具有中断判优机制，能够根据中断信号的优先级、紧急程度等因素，判断哪个中断应该优先被处理。
- 分发中断信号：根据中断判优的结果，中断分发器将优先级最高的中断信号分发到适当的处理器核心进行处理。
四、中断分发器的结构
中断分发器通常由配置寄存器、中断集线器等组成。
- 配置寄存器：用于存储当前中断发送模式下中断源与处理器之间的映射关系信息。这些信息决定了中断信号应该被发送到哪个处理器核心。
- 中断集线器：从中断源接收待发送中断信号，并基于配置寄存器中存储的映射关系信息，向与中断源对应的目标处理器发送待发送中断信号。
五、CPU接口单元的主要功能
-
数据传输：CPU接口单元负责在CPU与外部设备（如内存、硬盘、输入输出设备等）之间传输数据。这包括读取数据到CPU内部进行处理，以及将处理后的数据写回到外部设备。
-
地址传输：CPU通过接口单元发送内存地址，以指定要访问的特定内存位置或外部设备。地址总线是接口单元的一部分，它负责传输这些地址信息。
-
控制信号传输：接口单元还负责传输控制信号，这些信号用于指示外部设备执行特定的操作，如读取、写入、中断响应等。控制总线是传输这些控制信号的通道。
-
同步与协调：CPU接口单元确保CPU与外部设备之间的通信是同步和协调的。这包括确保数据传输的正确时序、处理中断请求以及管理设备的状态转换。
