晶体管计算机时代

尽管真空管技术标志着计算机步入了现代化的门槛，但其固有的局限性——庞大的体积、高昂的能耗、频繁的故障以及不菲的成本——极大地阻碍了其普及与实际应用。

晶体管的早期

Point-contact transistor 点接触晶体管

1947年，贝尔实验室的科学家约翰·巴丁(John Bardeen)和沃尔特·布拉顿(Walter H. Brattain) 合作研究固态材料中电场效应的实验和理论，目的是用功耗更低、体积更小的器件取代真空管。

晶体管的早期模型

1947年12月16日，一个标志性的实验在贝尔实验室展开，这次实验是由沃尔特·布拉顿主导的。实验中使用了一块锗半导体，两个精细调整的金触点通过弹簧固定在其上。布拉顿将一小片金箔附着在一个塑料三角形的顶端，形成了类似点接触二极管的结构。接着，他小心地切割了三角形的尖端，使金箔分裂成两个相互电隔离的触点，并且保持了这两个触点之间的极近距离。

在这个实验中，锗的表面被处理成具有过剩的电子。当电信号穿过金箔时，这些信号能够注入电子空穴——即缺少电子的位置。由此产生了一个电子稀少的薄层。当一个小的正向电流被施加在一个触点上时，它能够影响通过另一触点及锗基底之间的电流。也就是说，对第一个触点施加的微弱电流变化可以引起第二个触点上的显著电流变化，从而展示了该装置的放大功能。

在这个最早的点接触晶体管设计中，低电流输入端被称为发射极，而负责输出较高电流的两端则是基极和集电极。这一配置与几年后，即1951年所发明的双极结型晶体管有所不同。在后者的设计中，低电流控制端被称为基极，而较大的电流则由发射极和集电极来承载。

1997 年，朗讯科技公司为纪念 1947 年 12 月贝尔实验室发明点接触晶体管 50 周年，制作了这款复制品。

Surface-barrier transistor表面势垒晶体管

表面势垒晶体管是 Philco 于 1953 年开发的一种晶体管，是对合金结晶体管和早期点接触晶体管的改进。与现代肖特基晶体管一样，它提供的速度比早期的晶体管高得多，并使用金属-半导体结（而不是半导体-半导体结），但与肖特基晶体管不同的是，两个结都是金属-半导体结。

1953 年开发和生产的 Philco 表面势垒晶体管

势垒晶体管使用了一种专利工艺，在一条 N 型锗基材薄条的相对两侧施加两个微小的液态硫酸铟（电解质溶液）电化学射流。这个过程会在 N 型锗基材的每一侧蚀刻并形成圆形井凹陷，直到锗基材变得超薄，厚度约为万分之几英寸。蚀刻过程完成后，施加到电解质上的极性反转，导致金属铟被电镀到这些蚀刻的圆形井凹陷中，形成晶体管的发射极和集电极电极。Philco 表面势垒晶体管是世界上第一个高频结型晶体管，能够获得高达 60 MHz 的频率。

从 1955 年开始，Philco 决定与其他大型电子半导体公司销售商业制造许可协议，这使他们有权生产和销售其高频表面势垒晶体管。

1956 年，Philco 开发了其原始表面势垒晶体管的“改进”高速版本，用于军事应用，称为表面势垒扩散基极晶体管 （SBDT）。Philco 利用磷原子颗粒的气态表面扩散来穿透本征半导体基材的表面。

1956-57 年，Sperry Rand Corporation 的 Remington Rand St. Paul Univac 部门为美国空军设计并建造了一台晶体管化“测试”计算机，称为“TRANSTEC”。

Univac TRANSTEC“测试”晶体管计算机，带有插入式逻辑电路板，使用 Philco 表面势垒晶体管。

1958 年 1 月 31 日，美国陆军弹道导弹局在佛罗里达州卡纳维拉尔角发射了美国第一颗人造地球卫星，称为探索者 1 号，由加州理工学院喷气推进实验室 （JPL） 开发。Explorer 1 卫星的有效载荷由一个用于跟踪和遥测的低功耗 Microlock 晶体管（无线电信标）108.00 MHz 发射器组成，并在其原始电路设计中由一个 Philco 高频表面势垒晶体管组成。

Philco SB100 表面势垒晶体管广告

Philco 的表面势垒晶体管还用于第一台晶体管超级计算机 UNIVAC LARC（利弗莫尔高级研究计算机）的设计。它于 1960 年 5 月交付给原子能委员会/加利福尼亚大学的劳伦斯辐射实验室。

使用 Philco 表面势垒晶体管的 Univac LARC 晶体管超级计算机内存读取放大器电路板-1960

点接触晶体管的一些特性与稍晚的结型晶体管不同：

电流增益

• 公共基极电流增益（α）：点接触晶体管的 α 值通常在 2 至 3 之间，而 BJT 的 α 值则不能超过 1。

• 共发射极电流增益（β）：点接触晶体管的 β 值通常不超过 1，而 BJT 的 β 值通常在 20 到 200 之间。

负差分电阻

• 共发射极放大器配置：点接触晶体管在共发射极配置下表现出负输出电阻，这在电压/电流放大器应用中可能不理想。然而，这种特性使得点接触晶体管在开关电路中非常有用，因为它们依赖于负差分电阻。

速度

• 历史地位：在 1953 年表面势垒晶体管开发之前，点接触晶体管是市面上最快的晶体管。有些点接触晶体管能够在 VHF 波段的下部工作，而当时最快的结型晶体管也只能勉强在几 MHz 下工作。

湿气侵蚀

• 耐湿性：点接触晶体管对湿气侵蚀的抵抗力较强，因为它们的集电极反向电阻较低，且截止集电极电流较高。

数字逻辑应用

• 饱和模式：当点接触晶体管在数字逻辑的饱和模式下使用时，它们可能会锁定在“开启”状态。为了使它们恢复到关闭状态，必须在每个机器周期中短时间断开电源。这一特性并不是所有电路设计中都会出现，但在某些特定设计中确实需要考虑。

Field-effect transistor 场效应晶体管

场效应晶体管 （FET） 是一种使用电场来控制通过半导体的电流的晶体管。它有两种类型：结型 FET （JFET） 和金属氧化物半导体型 FET （MOSFET）。FET 有三个端子：源极、栅极和漏极。FET 通过向栅极施加电压来控制电流，这反过来又改变了漏极和源极之间的电导率。

MOSFET 型场效应晶体管的横截面图，显示了源极、栅极和漏极以及绝缘氧化层

FET 也称为单极晶体管，因为它们涉及单载流子型操作。也就是说，FET 在其工作中使用电子（n 通道）或空穴（p 通道）作为电荷载流子，但不能同时使用两者。存在许多不同类型的场效应晶体管。场效应晶体管通常在低频下表现出非常高的输入阻抗。使用最广泛的场效应晶体管是 MOSFET（金属氧化物半导体场效应晶体管）。

结型场效应晶体管（JFET）的首次专利由 Heinrich Welker 于 1945 年获得，而 1950 年，日本工程师 Jun-ichi Nishizawa 和 Y. Watanabe 发明了具有短通道的静态感应晶体管（SIT），这是 JFET 的一种变体。随着 William Shockley 在 1952 年对 JFET 进行了理论上的深入探讨，George C. Dacey 和 Ian M. Ross 于 1953 年成功构建了首个实用的 JFET，这一成就推动了该技术的发展。然而，尽管取得了这些进展，JFET 仍面临诸如制造难度大、体积较大等挑战，这些问题限制了其广泛应用，导致研究者们在 1950 年代中期逐渐转向了更为成熟的双极结型晶体管（BJT）技术。

Metal-oxide-semiconductor FET (MOSFET)
金属氧化物半导体 FET （MOSFET）

1957 年，Frosch 和 Derrick 制造的 SiO2 晶体管器件之一的示意图

1955年，Carl Frosch和Lincoln Derrick在硅晶片上意外生长了一层二氧化硅，这一发现让他们注意到了表面钝化效应。随后，在1957年，Frosch和Derrick利用掩蔽和预沉积技术成功制造出了二氧化硅晶体管，证实了二氧化硅不仅能够绝缘和保护硅晶片，还能有效阻止掺杂剂向晶片内部扩散。这一突破为后来Mohamed Atalla和Dawon Kahng在1959年提出硅MOS（金属-氧化物-半导体）晶体管奠定了基础，并在1960年与贝尔实验室的团队一起成功展示了高效的MOS器件。MOSFET以其卓越的可扩展性、低功耗及高密度的特点，开启了高密度集成电路的大门，同时也能承受比JFET更高的功率。

p 型硅上的金属氧化物半导体结构

当在 MOS 结构上施加电压时，它会改变半导体中电荷的分布。如果我们考虑 p 型半导体（其中 NA 是受体的密度，p 是空穴的密度;p = NA in neutral bulk），从栅极到体的正电压 VG（见图）通过迫使带正电的空穴远离栅极-绝缘体/半导体接口来产生耗尽层，留下一个暴露的无载流子区域，这些区域是不动的、带负电的受体离子（见掺杂）。如果 VG 足够高，则在位于半导体和绝缘体界面旁边的薄层中的逆温层中形成高浓度的负电荷载流子。

通常，逆型层中电子的体积密度与体内空穴的体积密度相同的栅极电压称为阈值电压。当晶体管栅极和源极之间的电压 （VG） 超过阈值电压 （Vth） 时，这种差值称为过驱电压。

这种具有 p 型主体的结构是 n 型 MOSFET 的基础，它需要增加 n 型源极和漏极区域。

n 型和 p 型 MOSFET 的比较

FET 的三个端子

源 （S），载波通过该源进入通道。传统上，从 S 进入通道的电流由 IS 表示。

drain （D），载流子通过它离开通道。通常，从 D 离开通道的电流由 ID 表示。漏源电压为 VDS。

门 （G），调制通道电导率的端子。通过向 G 施加电压，可以控制 ID。

所有 FET 都有源极、漏极和栅极端子，它们大致对应于 BJT 的发射极、集电极和基极。大多数 FET 都有第四个端子，称为 body、base、bulk 或 substrate。第四个端子用于将晶体管偏置到工作状态;在电路设计中很少使用本体端子，但在设置集成电路的物理布局时，它的存在很重要。

n 型 MOSFET 的横截面

FET 常规符号类型

作为首款真正意义上的紧凑型晶体管，MOSFET不仅实现了小型化和大规模生产，而且因其广泛的适用性成为了电子设备中的核心组件，包括计算机、手机等通信技术领域。MOSFET的重要性得到了广泛认可，被誉为“改变了世界生活方式和文化的革命性发明”。

MOSFET的发明和发展，特别是基于反转层概念的绝缘栅FET（IGFET），直接促成了现代CMOS（互补金属-氧化物-半导体）技术的诞生。CMOS技术通过结合N沟道和P沟道MOSFET，实现了低静态功耗，同时保持了高开关速度，这使得它成为当今微处理器和其他高性能数字电路的理想选择。此外，CMOS技术还具有良好的噪声免疫能力和高集成度，这使其在各种消费电子产品、汽车电子系统、医疗设备等领域得到了广泛应用。

与早期的晶体管技术相比，如双极结型晶体管（BJT），现代MOSFET和CMOS技术提供了更低的功耗、更高的集成度以及更简单的制造工艺。这些优势不仅促进了电子产品的性能提升，也大幅降低了成本，加速了信息技术的普及和发展。随着技术的进步，现在的晶体管已经能够实现纳米级别的尺寸，极大地提高了电子设备的性能和效率，同时也为未来的创新留下了广阔的空间。

Bipolar junction transistor 双极结型晶体管

双极结型晶体管（BJT）是一种利用电子和空穴作为载流子的晶体管。与之相对的是单极晶体管，如场效应晶体管（FET），后者仅使用一种类型的载流子。双极晶体管的核心功能在于其一个端子上施加的小电流能够控制另外两个端子之间的较大电流，这使得该器件具备放大和开关的能力。

典型的单个 BJT 封装。从左到右：SOT-23、TO-92、TO-126、TO-3

BJT由两种半导体材料（n型和p型）构成，中间通过两个p-n结连接。这些结是半导体单晶中的特定区域，可以通过多种方法形成，包括在半导体材料生长过程中调整掺杂浓度、通过沉积金属颗粒来创建合金结，或是将n型和p型掺杂物扩散至晶体中。由于其出色的可预测性和性能，结型晶体管迅速取代了早期的点接触晶体管。此外，通过扩散工艺形成的晶体管与其他组件共同构成了用于模拟和数字功能的集成电路元件，能够在单一电路中以极低的成本集成数百个双极结型晶体管。

具有电流流向的 NPN 双极晶体管的符号

双极晶体管有四个不同的工作区域，由 BJT 结偏置定义：

双极点接触晶体管于 1947 年 12 月在贝尔电话实验室发明，由 John Bardeen 和 Walter Brattain 在 William Shockley 的指导下发明。Shockley 于 1948 年发明了被称为双极结型晶体管 （BJT） 的结型晶体管 （BJT），三十年来一直是分立电路和集成电路设计的首选器件。如今，BJT 在数字集成电路设计中的使用已经下降，取而代之的是 CMOS 技术。尽管如此，双极晶体管在信号放大、开关应用以及采用BiCMOS技术的混合信号集成电路中仍然占据着重要的位置。对于需要高压开关、射频（RF）放大或大电流控制的应用场景，专门设计的双极晶体管继续发挥着不可替代的作用。