主流的工艺技术是互补金属氧化物半导体(CMOS)技术。其他技术还包括双极性、双极CMOS(biCMOS)、绝缘体上硅(SOI)和砷化镓(GaAs)。
在CMOS技术中,"互补对称"指的是CMOS电路使用对称的p型和n型MOSFET晶体管进行逻辑功能的实现。最初,"金属氧化物半导体"这一术语指的是放置在氧化物绝缘体上的金属栅电极。然而,在当今的CMOS工艺中,栅电极使用的是另一种材料——多晶硅,而非金属。不过,CMOS这一名称仍用于这种技术的现代版本。如今,从经济角度来看,绝大多数制造的集成电路是CMOS电路。这是由于CMOS器件具有三大特性:高噪声抗扰度、低静态功耗和高密度。
CMOS工艺在过去几年中不断进步,特征尺寸越来越小,使得一个芯片中能够容纳更多的电路,这与摩尔定律的描述一致。摩尔定律是由英特尔公司联合创始人戈登·摩尔于1965年提出的一项经验性观察,他指出集成电路中用于实现最低元件成本的晶体管数量大约每24个月翻一番。虽然摩尔定律最初是作为一种观察和预测提出的,但它逐渐成为整个半导体行业的目标。在过去的几十年中,它推动了半导体制造商投入巨大的资源,追求他们的竞争对手预计很快会实现的处理能力增长。从这一角度看,摩尔定律可以被视为一种自我实现的预言。
随着特征尺寸的缩小,单位成本降低,电路速度增加,功耗下降。因此,各制造商在采用更精细的工艺技术上竞争非常激烈。当前工艺的状态以及未来几年预期的进展由《国际半导体技术发展路线图》(ITRS)进行描述和记录。目前(2006年),工艺几何尺寸已经远远小于一微米。如今,90纳米技术已经广泛用于商业产品。未来不久,预计65纳米技术将占据主导地位。而在明天,45纳米和32纳米技术将引领潮流。
由于铜的电导率更高,它已取代铝成为信号传输的互连线材料。金属互连层的数量也从两层增加到六层,甚至七层或更多。随着晶体管尺寸的缩小,半导体芯片的电源电压持续下降,已降至当前的1.1V。
表1.1展示了每个CMOS技术节点的典型数据,其中L_drawn表示晶体管的最小沟道长度,VDD是晶体管的电源电压。较低的VDD可以减少晶体管的功耗。密度衡量了每平方毫米硅片中可以集成的逻辑门数量。单元门电容表示晶体管的电容负载,这对逻辑门的速度有很大影响。金属层数表示用于互连的金属层数,更多的金属层可以实现更高的密度(但成本更高)。金属电阻衡量金属作为互连材料的质量。最小金属宽度和金属间距表示芯片布局中允许的最小金属宽度以及金属之间的最小距离。这两个参数以及Ldrawn主要决定了该技术的门密度。VT是控制NMOS或PMOS晶体管开关的阈值电压,VT的水平对噪声容限和漏电流有很大影响。
双极型(Bipolar)指的是由双极结晶体管组成的电路,这些器件在20世纪80年代之前是离散和集成电路设计的首选。它具有高速、高增益和低输出阻抗的特点。然而,由于其高功耗和大尺寸,双极型技术的使用已逐渐减少,取而代之的是CMOS技术。
BiCMOS是一种将双极型技术和CMOS技术结合在一起的工艺,旨在利用CMOS的高输入阻抗以及双极型晶体管的低输出阻抗和高增益。一个典型的BiCMOS电路是两级放大器,第一级使用MOS晶体管,第二级使用双极晶体管。然而,BiCMOS作为一种制造工艺,远不如双极型或CMOS工艺成熟。要在不增加额外制造步骤和成本的前提下,同时微调双极型和MOS元件是非常困难的。
绝缘体上硅(Silicon on Insulator, SOI)是一种分层结构,其中一层薄硅被制造在绝缘基板上。与传统CMOS技术相比,这种工艺减少了晶体管在切换操作时需要移动的电荷量,从而提高了电路速度并降低了切换能量。此外,SOI器件本质上抗闩锁效应,并且大大减少了晶体管的漏电流,这使得该技术成为低功耗电路设计的理想选择。然而,生产SOI芯片需要重构CMOS制造方法和设施,因此生产成本更高,通常用于高端应用。
随着我们向45纳米和32纳米节点迈进,多栅场效应晶体管(MuGFETs)越来越被视为维持摩尔定律所需的重要替代方案。MuGFET是允许垂直活动栅极从而增加器件宽度的一类器件的通用术语。FinFET和三栅(trigate)就是这些器件的例子。这项新技术在很大程度上依赖于高质量、超薄的SOI晶圆作为起始材料。另一种流行的SOI技术是蓝宝石上硅(silicon on sapphire, SOS),该技术用于军事和航空航天工业中特殊的抗辐射应用。
砷化镓(GaAs)是一种半导体,具有一些优于硅的电气特性。它具有更高的饱和电子速度和更高的电子迁移率,使其能够在更高频率下工作。GaAs器件产生的噪声低于硅器件。此外,由于其击穿电压较高,GaAs器件可以在比相应硅器件更高的功率水平下运行。这些特性使得GaAs电路非常适合用于手机、卫星通信、微波点对点连接和雷达系统。然而,由于高制造成本和高功耗,GaAs电路在大多数应用中无法与硅CMOS电路竞争。