MPS---MP87180芯片layout设计总结

今天是一个特殊的日子，十一节前最后一天了，小编我还在迪拜出差中，而且组内也就剩下我一个人在值班了，来自韩国首尔的测试同事杰总提前一周就回韩国了，EE同事龟田一郎桑也是提前三天回日本东京去了，只有我最好的刚入职没有多久的EE同事非洲大兄弟TIM没有提前请假回国在这边陪着我一起干活了，小编我甚是感动啊。

好了，我们言归正传了。TIM刚刚来没有多久，接了一个新的项目，目前的进度是PCB评审阶段了，中午午休的时候他突然找到我说有一个PCB设计上的问题让我帮忙看下，说是很着急的。我当时都想一脚送他回国了，这大中午的不睡觉搞这个，你是真的敬业AND够卷啊，你卷要不要带上我啊，这可是节前的最后半天的午休时间啊，有木有节操啊，小编我当时真的是气炸了，刚刚睡的正香呢，算了，想想都是同事这次就饶了他吧，虽然他有185个子，165的体重，真的打起来我也干不过他，毕竟人家是非洲部落首领的大儿子，想想还是为了两国的国际友谊以和为贵吧。

TIM说他做的这个单板上有一个开关电源芯片设计手册，上面有几个设计规则他不是很懂的，当我帮忙看下，手册如下所示：

其中手册设计要求上的第三条和第四条他没有看懂是啥意思：

3. Place a VIN copper plane on mid-layer 2 to form the PCB stack (positive/negative/ positive) to reduce parasitic impedance from the MLCC input capacitor to the IC. （在PCB的L2层铺VIN的铜皮网络，使得Top层，L1层和L2层形成正/负/正的堆叠结构，其目的是减小输入MLCC到MP87180芯片的寄生阻抗。）

4. Ensure that the copper plane on mid-layer 2 at least covers the VIN vias underneath the package and the MLCC input capacitors.（确保中间层2上的铜平面至少覆盖封装下方的VIN通孔和MLCC输入电容器。）

我大致看了一下这个芯片手册，这颗芯片是一款内置功率 MOSFET 和栅极驱动器的单片半桥。它可以在宽输入电压 (VIN) 范围内实现高达 80A 的连续输出电流 (IOUT)。

该器件采用Quiet SwitcherTM 技术 (QST) ，通过只能在单片架构中实现的独特电路设计来抑制电压振铃。该技术可将峰值开关电压限制在 VIN 与2V 之间，从而提高器件的可靠性、降低 EMI 并降低对 PCB 布局的敏感性。

MP87180 提供多种可简化系统设计的功能。它兼容三态脉宽调制 (PWM) 信号控制器，可通过 Accu-SenseTM 电流采样功能来监控电感电流 (IL)，并提供温度采样功能来报告结温 (TJ)。

MP87180 非常适合注重效率与尺寸的服务器和电信应用，采用 TLGA-41 (5mmx6mm) 封装。

1，原理图的设计：

2，封装设计：

小编我这次主要不是讲解这颗芯片的封装设计和原理图设计的注意事项的，主要是要来分析一下MP87180手册上layout设计要求上如何做可以减小输入MLCC到MP87180芯片的寄生阻抗，其实看到这个要求的时候我就想起来之前不久刚刚做的一个项目上也是用到了类似的内置功率 MOSFET 和栅极驱动器的单片半桥--MPQ86960，不知道诸位道友们是否还有印象啊？忘记了朋友们可以点击下面链接查看之前的那篇文章。

MPS---MPQ86960芯片layout设计总结https://blog.csdn.net/weixin_45223454/article/details/140245463

小编我也重新翻阅了MPQ86960芯片手册，确实也发现了类似上面的MP87180手册的layout设计要求的，其中第三条有提及到这个的，当时小编我确实是没有发现这个要求，遗漏掉了，惭愧啊。

3. Maximize the VIN and PGND copper plane to minimize parasitic impedance.（最大化VIN和PGND铜质平面，以最小化寄生阻抗）

当时小编我在写关于MPQ86960设计总结的时候确实是忽略了这一点了--最大化VIN和PGND铜质平面，以最小化寄生阻抗。现在我又重新思考了一下，之前做的设计忽略了这个要求，MPQ86960在layout如何做可以减少MLCC到芯片上VIN和GND的寄生阻抗？其实这个就可以直接参考MP87180手册的layout设计要求的第三条和第四条的设计规则：

其实聪明的小伙伴们早就发现了其实MPQ86960芯片手册对于如何优化MLCC输入电容到MPQ86960芯片的寄生阻抗没有讲解的很详细，手册中只是提及了需要去这样做，没有说具体的优化的方式。但是MP87180这颗芯片手册上layout设计要求上却确给出了相应的优化的方法了，也就是手册上说到了第三条和第四条的设计规则。

下面小编我就给大家分享一下MPQ86960芯片设计要求中的第三条如何做：

3. Maximize the VIN and PGND copper plane to minimize parasitic impedance.（最大化VIN和PGND铜质平面，以最小化寄生阻抗）

layout优化设计如下：其实就是把TOP的VIN铜皮直接Z_COPY到内层的L3层就好了，当然你可以做的比TOP的VIN铜皮大也是可以的，但是要记得画的铜皮要覆盖芯片VIN封装下方的VIN通孔和MLCC输入电容器。

所以同理MP87180手册上layout设计要求上如何做可以减小输入MLCC到MP87180芯片的寄生阻抗的做法也是和上面的一致的：

要是MLCC电容很多的话，需要表底贴摆放，那么与BOT层相隔的那个内层也是需要补上一个电源shape的：

如下图所示：需要在L12层也补上一个相应的电源铜皮。

手册上提及的：Place a VIN copper plane on mid-layer 2 to form the PCB stack 这个原因是啥？下面就由小我为诸位道友们分享一下：

我们可以去简化上面的电路部分：

其中Ctop为top面的输入MLCC，Cbottom为Bottom面的输入MLCC，L1和L2分别为Top面输入MLCC到芯片VIN和PGND的寄生电感，L3和L4分别为Bottom面输入MLCC的VIN和PGND过孔的寄生电感，正常来说这个等效电路中L3和L4是不应该出现的，即输入电容一般都是要求和芯片摆放在同一面的，不能摆放在BOT面的，但是往往是随着现在的大环境越来越差，做的项目也是越来越难做了，都是在降本增效，尺寸啥的都在压缩，都按照手册要求做的话根本是不可能的，只能是看下优先去保留哪个设计准则吧，小编我的头发也是越来越少了，现在做设计是真的是啊。。。。。。

通过上面的简化模型可以看出，输入MLCC靠近芯片VIN和PGND pin脚放置可以减小寄生电感L1和L2，从而减少减小输入MLCC到电源芯片的寄生阻抗。

上面讲的主要是输入电容靠近芯片摆放的原因，下面这个就是分析了为何需要在L2层补上一个相应的电源铜皮了。

诸位道友们想必都是知道PCB的层与层之间相当于一个寄生电容，那么当在TOP层，L1和L2层铺成正/负/正的网络时，由于通孔的存在，相当于在芯片的VIN和PGND之间增加了很多寄生电容，等效增大了输入MLCC的容值。

另外增加VIN或者PGND层数，这个做法本身就会减小输入MLCC到芯片间的寄生电感，第二条有提到，这里就不再一一赘述了。

以上的开关电源的等效原理设计分析来自MPS最新的一遍设计文章，感兴趣的道友们可以去看下这个视频。

电源小课堂：Buck电路输入电容放置有讲究https://www.monolithicpower.cn/cn/support/videos/mps-power-tips-2023-05.html

小编我其实也背后调查了很多MPS家的关于类似MP87180这种的内置功率 MOSFET 和栅极驱动器的单片半桥芯片设计要求，例如：

1，MP8796，MP86934,芯片手册中描述的和MPQ86960的芯片手册的描述是一致的，芯片手册手册中只是提及了我们应该最大化VIN和PGND铜质平面以最小化寄生阻抗需要去这样做，也是没有说具体的优化的方式。

2，MP86998,MP86992,MP86962,MP86945等芯片手册中描述的和MP87180的芯片手册的描述是一致的，这些芯片手册中的layout设计要求上都是给出了关于如何减小输入MLCC到MP87180芯片的寄生阻抗相应的优化的方法了，

而且这个设计准则小编我也是只在MPS的这种持续输出大电流（25A以上）的MOSFET 和栅极驱动器的单片半桥芯片上遇到过，一般的DCDC芯片我是没有看到做过有这个要求的，所以诸位在做开关电源的PCB设计的时候，一定要仔细阅相应的开关电源芯片手册，看过了也要知道该如何做，不能像小编之前那样芯片手册看是看了，却忽略了其中一个重要的设计准则。最好是做完了找你的EE同事或是专门做POWER的同事一起检查一下，这样比较放心一些。

好了，以上就是本期的所有内容了，我们下期文章不见不散。