一、实验目的
1．验证基本RS、JK、D、T和T’触发器的逻辑功能及使用方法；
2．能进行触发器之间的相互转换；
3．学习触发器的一些应用。
二、实验原理
触发器具有两个能够自行保持的稳定状态，用以表示逻辑状态“l”和“0”，在触发信号的作用下，可以从一个稳态翻转到另一个稳态，输入信号消失后，能够将获得的新状态记忆下来。触发器是构成各种时序电路的最基本逻辑单元。
1．基本RS触发器
图44-1所示是由两个与非门构成的基本RS触发器，它是由低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”3种功能。表44-1为基本RS触发器的功能表，使用时需要避开不定态。也可以用两个或非门组成基本RS触发器，此时高电平触发有效。触发器Q=0称为“0”态，Q=1称为“1”态。
2．JK触发器
JK触发器是功能完善、使用灵活和通用性较强的一种触发器，其最重要的特性之一就是不存在不定态。本实验采用74LS112双JK触发器，是下降沿触发的边沿触发器。引脚功能及逻辑符号如图44-2所示。
JK触发器的状态方程为
=J
+
J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。74LS112双JK触发器功能如表44-2所示。
JK触发器常被用作缓冲存储器、移位寄存器和计数器。
3．D触发器
在输入信号为单端的情况下一般使用D触发器，其状态方程为Qn+1=Dn。在CP脉冲的边沿时触发，亦是边沿触发器，触发器的状态只取决于时钟到来时D端的状态。D触发器的应用很广，可用作数字信号的寄存、移位寄存、分频和波形发生等。图44-3所示为74LS74双D触发器的引脚排列及逻辑符号。其功能如表44-3所示。
4．触发器之间的相互转换
某一种触发器可以通过一定的转换方法获得具有其它功能的触发器。例如，将JK触发器的J、K端连在一起，称为T端，就成为T触发器，如图44-4(a)所示，功能如表44-4所示。状态方程为：
5．CMOS触发器
(1)CMOS边沿型D触发器。CD4013是由CMOS传输门构成的边沿型D触发器。它是上升沿触发的双D触发器，表44-5所示为其功能表，图44-7所示为引脚排列。
(2)CMOS边沿型JK触发器
CD4027是由CMOS传输门构成的边沿型JK触发器。它是上升沿触发的双JK触发器，表44-6所示为其功能表，图44-8所示为引脚排列。CMOS触发器的直接置位、复位输入端S和R是高电平有效，当S=1(或R=1)时触发器直接接置1(或置0)。直接置位S端、复位R端应遵守RS=0的约束条件，CMOS触发器在工作时，S和R必须均置0。
三．实验设备与器件
1．+5V直流电源
2．双踪示波器
3．连续脉冲源
4．单次脉冲源
5．逻辑电平开关
6．逻辑电平显示器
7．74LS112(或CD4027)、74LS00(或CD4011)(见实验38/37)、74LS74(或CD4013)
四、实验步骤、过程和记录（数据、图表、计算等）
1．验证基本RS触发器的逻辑功能
用两个与非门组成基本RS触发器，如图44-1所示，输入端`R、`S接逻辑开关，输出端Q、`Q接逻辑电平显示器，按表44-7所示要求测试并做记录。
3．测试双D触发器74LS74逻辑功能
(1)测试`RD、`SD的复位、置位功能
测试方法参照JK触发器的实验内容，自拟表格记录。
(2)测试D触发器的逻辑功能
参照表44-9进行测试，观察触发器状态的变化是否发生在CP脉冲的上升沿(即由0→1)，并记录。
(3)将D触发器的`Q端与D端相连接，构成T’触发器，参照图44-5。
测试方法参考测试T’触发器的实验内容并作记录。
五、实验结果分析
利用普通的机械开关组成的数据开关所产生的信号是否可作为触发器的时钟脉冲信号，为什么？是否可以用作触发器的其它输入端的信号，又是为什么？
利用普通的机械开关组成的数据开关所产生的信号不可以作为触发器的时钟脉冲信号。因为机械开关在闭合时，由于机械开关接触点有弹性，会产生抖动，电路时通时断，输出一系列的脉冲，不是单个脉冲，造成触发器状态多次变化。
触发器的三种触发方式：1、电平触发；触发信号为有效电平时，输入信号进入触发器电路，置触发器为相应状态。2、边沿触发，指的是接收时钟脉冲CLK 的某一约定跳变来到时的输入数据。3、脉冲触发。
这次实验是验证性实验·，按照电路图进行连接，然后对触发器的功能进行验证，还需要进行触发器的转换。
更多实验：
数字电路与逻辑设计实验-MSI数据选择器逻辑功能测试-CSDN博客
数字电路与逻辑设计实验-MSI译码器逻辑功能测试-CSDN博客
数字电路与逻辑设计实验-组合逻辑电路设计-CSDN博客
