软件设计师备考——计算机系统

学习内容源自「软件设计师」上午题 #1 计算机系统_哔哩哔哩_bilibili

1.1.1 计算机系统硬件基本组成

1.1.2 中央处理单元

1.CPU 的功能

1)运算器

2)控制器

RISC && CISC

流水线控制

存储器

Cache

中断

输入输出IO控制方式

程序查询方式

中断驱动方式

直接存储器方式（DMA)

编辑

总线

编辑

加密

可靠性公式

杂项

编辑

1.1.1 计算机系统硬件基本组成

计算机系统是由硬件和软件组成的，它们协同工作来运行程序。计算机的基本硬件系统由运算器、控制器、存储器、输入设备和输出设备5大部件组成。

运算器、控制器等部件被集成在一起统称为中央处理单元(Central Processing Únit，CPU)。

CPU 是硬件系统的核心，用于数据的加工处理，能完成各种算术、逻辑运算及控制功能。

存储器是计算机系统中的记忆设备分为内部存储器和外部存储器。前者速度高、容量小，一般用于临时存放程序、数据及中间结果。而后者容量大、速度慢，可以长期保存程序和数据。

输入设备和输出设备合称为外部设备(简称外设)，输入设备用于输入原始数据及各种命令，而输出设备则用于输出计算机运行的结果。

1.1.2 中央处理单元

中央处理单元(CPU)是计算机系统的核心部件，它负责获取程序指令，对指令进行译码并加以执行

1.CPU 的功能

(1)程序控制。CPU 通过执行指令来控制程序的执行顺序，这是 CPU 的重要功能。

        (2)操作控制。一条指令功能的实现需要若干操作信号配合来完成，CPU产生每条指令的操作信号并将操作信号送往对应的部件，控制相应的部件按指令的功能要求进行操作。
        (3)时间控制。CPU对各种操作进行时间上的控制，即指令执行过程中操作信号的出现时间、持续时间及出现的时间顺序都需要进行严格控制。
        (4)数据处理。CPU通过对数据进行算术运算及逻辑运算等方式进行加工处理，数据加工处理的结果被人们所利用。所以，对数据的加工处理也是 CPU 最根本的任务。
        此外，CPU还需要对系统内部和外部的中断(异常)做出响应，进行相应的处理。

例：计算机执行指令的过程中，需要由_______产生每条指令的操作信号并将信号送往相应的部件进行处理，以完成指定的操作。(2019年上半年)
A.CPU 的控制器
C.DMA控制器
B.CPU 的运算器
D.Cache 控制器

1)运算器

运算器由算术逻辑单元(Arithmetic andLogic Unit, ALU)、累加寄存器、数据缓冲寄存器和状态条件寄存器等组成

        它是数据加工处理部件,用于完成计算机的各种算术和逻辑运算。相对控制器而言，运算器接受控制器的命令而进行动作，即运算器所进行的全部操作都是由控制器发出的控制信号来指挥的，所以它是执行部件。运算器有如下两个主要功能
        (1)执行所有的算术运算，例如加、减、乘、除等基本运算及附加运算。
        (2)执行所有的逻辑运算并进行逻辑测试，例如与、或、非、零值测试或两个值的比较等

下面简要介绍运算器中各组成部件的功能。

(1)算术逻辑单元(ALU)。ALU 是运算器的重要组成部件，负责处理数据，实现对数据的算术运算和逻辑运算。
(2)累加寄存器(AC)。AC通常简称为累加器，它是一个通用寄存器，其功能是当运算器的算术逻辑单元执行算术或逻辑运算时，为 ALU 提供一个工作区。例如，在执行一个减法运算前，先将被减数取出暂存在 AC 中，再从内存储器中取出减数，然后同 AC 的内容相减，将所得的结果送回 AC中。运算的结果是放在累加器中的,运算器中至少要有一个累加寄存器

(3)数据缓冲寄存器(DR)。在对内存储器进行读/写操作时，用 DR 暂时存放由内存储器读/写的一条指令或一个数据字，将不同时间段内读/写的数据隔离开来。DR 的主要作用为:作为 CPU 和内存、外部设备之间数据传送的中转站; 作为 CPU 和内存、外围设备之间在操作速度上的缓冲:在单累加器结构的运算器中，数据缓冲寄存器还可兼作为操作数寄存器。
(4)状态条件寄存器(PSW)。PSW 保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容，主要分为状态标志和控制标志，例如运算结果进位标志(C)、运算结果溢出标志(V)、运算结果为0标志(Z)、运算结果为负标志(N)、中断标志(I)、方向标志(D)和单步标志等。这些标志通常分别由1位触发器保存，保存了当前指令执行完成之后的状态。通常，一个算术操作产生一个运算结果，而一个逻辑操作产生一个判决。

换句话讲，状态条件寄存器主要就是标志一些进位，溢出，零标志，负标志(N)、中断标志(I)、方向标志(D)和单步标志

在 CPU 中，常用来为 ALU 执行算术逻辑运算提供数据并暂存运算结果的寄存器是_______
(2014 年上半年)
A.程序计数器
B.状态寄存器
C.通用寄存器
D.累加寄存器

2)控制器

        运算器只能完成运算，而控制器用于控制整个 CPU 的工作，它决定了计算机运行过程的自动化。它不仅要保证程序的正确执行，而且要能够处理异常事件（控制器的作用）。控制器一般包括指令控制逻辑、时序控制逻辑、总线控制逻辑和中断控制逻辑等几个部分。
        指令控制逻辑要完成取指令、分析指令和执行指令的操作，其过程分为取指令、指令译码、按指令操作码执行、形成下一条指令地址等步骤。
        (1)指令寄存器(IR)。当CPU执行一条指令时，先把它从内存储器取到缓冲寄存器中,再送入IR暂存，指令译码器根据IR的内容产生各种微操作指令，控制其他的组成部件工作，完成所需的功能。

(2)程序计数器(PC)。PC 具有寄存信息和计数两种功能，又称为指令计数器。程序的执行分两种情况，一是顺序执行，二是转移执行。在程序开始执行前，将程序的起始地址送入PC，该地址在程序加载到内存时确定，因此PC的内容即是程序第一条指令的地址。执行指令时，CPU 自动修改PC的内容，以便使其保持的总是将要执行的下一条指令的地址。由于大多数指令都是按顺序来执行的，所以修改的过程通常只是简单地对PC加1。当遇到转移指令时，后继指令的地址根据当前指令的地址加上一个向前或向后转移的位移量得到，或者根据转移指
令给出的直接转移的地址得到。PC存地址

(3)地址寄存器(AR)。AR 保存当前 CPU 所访问的内存单元的地址。由于内存和 CPU存在着操作速度上的差异，所以需要使用 AR 保持地址信息，直到内存的读/写操作完成为止。

保存地址

(4)指令译码器(D)。指令包含操作码和地址码两部分，为了能执行任何给定的指令，必须对操作码进行分析，以便识别所完成的操作。指令译码器就是对指令中的操作码字段进行分析解释，识别该指令规定的操作，向操作控制器发出具体的控制信号，控制各部件工作，完成所需的功能。

识别操作码

计算机指令一般包括操作码和地址码两部分，为分析执行一条指令，其______
A.操作码应存入指令寄存器(IR)，地址码应存入程序计数器(PC)
B.操作码应存入程序计数器(PC)，地址码应存入指令寄存器(IR)

C:操作码和地址码都应存入指令寄存器(IR)
D:操作码和地址码都应存入程序计数器(PC)

在汇编语言程序中，程序员可以直接访问通用寄存器以存取数据，可以访问状态字寄存器以获取有关数据处理结果的相关信息，可以通过相对程序计数器进行寻址，但是不能访问指令寄存器。

RISC && CISC

以下关于 CISC(Complex Instruction Set Computer，复杂指令集计算机)和 RISCReduced Instruction Set Computer，精简指令集计算机)的叙述中，错误的是(A)(2009年下半年)
A.在 CISC中，其复杂指令都采用硬布线逻辑来执行
B.采用CISC 技术的CPU，其芯片设计复杂度更高
C.在RISC中，更适合采用硬布线逻辑执行指令
D.采用RISC 技术，指令系统中的指令种类和寻址方式更少

(A)不是 RISC 的特点。(2013年下半年)
A.指令种类丰富
C.寻址方式较少
B.高效的流水线操作
D.硬布线控制

以下关于 RISC 和 CISC 的叙述中，不正确的是(A)。(2014 年下半年)
A.RISC 通常比 CISC 的指令系统更复杂
B.RISC 通常会比 CISC 配置更多的寄存器
C.RISC 编译器的子程序库通常要比CISC 编译器的子程序库大得多

D.RISC 比 CISC 更加适合 VLSI 工艺的规整性要求

以下关于 RISC(精简指令系统计算机)技术的叙述中，错误的是(B)。(2019年上半年)
A.指令长度固定、指令种类尽量少
B.指令功能强大、寻址方式复杂多样
C,增加寄存器数目以减少访问次数
D.用硬布线电路实现指令解码，快速完成指令译码

以下关于 RISC 和 CISE 计算机的叙述中，正确的是 (D)(2021年上半年)

A.RISC 不采用流水线技术，CISC采用流水线技术

B.RISC 使用复杂的指令，CISC使用简单的指令
C.RISC 采用很少的通用寄存器，CISC采用很多的通用寄存器

D.RISC采用组合逻辑控制器，CISC普遍采用微程序控制器

流水线控制

I：输入 C：计算 O：输出

假设输入0.1秒，计算0.2秒，输出0.3秒

第一条指令的时间+（n-1）*最长段的时间 = 流水线的公式

最大吞吐率：最长时间段的倒数

操作周期是最长时间段

以下关于指令流水线性能度量的叙述中，错误的是(D)(2015 年上半年

A.最大吞吐率取决于流水线中最慢一段所需的时间

B.如果流水线出现断流，加速比会明显下降
C，要使加速比和效率最大化应该对流水线各级采用相同的运行时间

D，流水线采用异步控制会明显提高其性能

某四级指令流水线分别完成取指、取数、运算、保存结果四步操作。若完成上述操作的时间依次为 8ns、9ns、4ns、8ns，则该流水线的操作周期应至少为(C) ns。(2017年下半年)
A.4 B.8 C.9 D.33

操作周期是指最长的那个时间段

流水线的吞吐率是指单位时间流水线处理任务数，如果各段流水的操作时间不同，则流水线的吞吐率是(B)的倒数。(2018年上半年)
A，最短流水段操作时间 B.最长流水段操作时间
C，各段流水的操作时间总和 D，流水段数乘以最长流水段操作时间

下列关于流水线方式执行指令的叙述中，不正确的是(A）(2018 年下半年)

A，流水线方式可提高单条指令的执行速度
B.流水线方式下可同时执行多条指令
C，流水线方式提高了各部件的利用率
D，流水线方式提高了系统的吞吐率

存储器

2.存储器的分类

1)按存储器所处的位置分类——按存储器所处的位置可分为内存和外存。
(1)内存。也称为主存，设在主机内或主机板上，用来存放机器当前运行所需要的程序和数据，以便向 CPU 提供信息。相对于外存，其特点是容量小、速度快。

(2)外存。也称为辅存，如磁盘、磁带和光盘等，用来存放当前不参加运行的大量信息,而在需要时调入内存。

2)按存储器的构成材料分类
按构成存储器的材料可分为磁存储器、半导体存储器和光存储器
(1)磁存储器。磁存储器是用磁性介质做成的，如磁芯、磁泡、磁膜、磁鼓、磁带及磁盘等。
(2)半导体存储器。根据所用元件又可分为双极型和 MOS 型;根据数据是否需要刷新又可分为静态(Static Memory)和动态(Dynamic Memory)两类
(3)光存储器。利用光学方法读/写数据的存储器，如光盘(Optical Disk)。

3)按存储器的工作方式分类
按存储器的工作方式可分为读/写存储器和只读存储器
(1)读/写存储器(Random Access Memory，RAM)。它指既能读取数据也能存入数据的存储器。RAM可读可写
(2)只读存储器。工作过程中仅能读取的存储器，根据数据的写入方式，

这种存储器又可细分为 ROM、PROM、EPROM 和 EEPROM 等类型:

① 固定只读存储器(Read Only Memory，ROM)。这种存储器是在厂家生产时就写好数据的，其内容只能读出，不能改变。一般用于存放系统程序 BIOS和用于微程序控制。

②)可编程的只读存储器(Programmmable Read Only Memory，PROM)。其中的内容可以由用户一次性地写入，写入后不能再修改。

③ 可擦除可编程的只读存储器(Erasable Programmmable Read Only Memory，EPROM)其中的内容既可以读出，也可以由用户写入，写入后还可以修改。改写的方法是写入之前先用紫外线照射 15~20分钟以擦去所有信息，然后再用特殊的电子设备写入信息。

④ 电擦除可编程的只读存储器(Electrically Erasable Programmable Read Only MemoryEEPROM)。与 EPROM 相似，EEPROM 中的内容既可以读出，也可以进行改写。只不过这种存储器是用电擦除的方法进行数据的改写。

⑤ 闪速存储器(Flash Memory)。简称闪存，闪存的特性介于 EPROM 和 EEPROM 之间，类似于 EEPROM,也可使用电信号进行信息的擦除操作。整块闪存可以在数秒内删除，速度远快于 EPROM。

4)按访问方式分类
按访问方式可分为按地址访问的存储器和按内容访问的存储器

5)按寻址方式分类
按寻址方式可分为随机存储器、顺序存储器和直接存储器。
(1)随机存储器(Random Access Memory，RAM)。这种存储器可对任何存储单元存入或读取数据，访问任何一个存储单元所需的时间是相同的。
(2)顺序存储器(SequentiallyAddressed Memory，SAM)。访问数据所需要的时间与数据所在的存储位置相关，磁带是典型的顺序存储器。
(3)直接存储器:(DirectAddressed Memory，DAM)。介于随机存取和顺序存取之间的-种寻址方式。磁盘是一种直接存取存储器，它对磁道的寻址是随机的，而在一个磁道内则是顺
序寻址。

3.相联存储器
相联存储器是一种按内容访问的存储器

虚拟存储器由主存和辅存构成

B)是指按内容访问的存储器。(2009 年上半年)
A.虚拟存储器
C，高速缓存(Cache)
B相联存储器
D.随机访问存储器

计算机系统的主存主要是由(A)构成的。(2017 年下半年)
A. DRAM B. SRAM C. Cache D. EEPROM

CPU访问存储器时，被访问数据一般聚集在一个较小的连续存储区域中。若一个存储单元已被访问，则其邻近的存储单元有可能还要被访问，该特性被称为(C )。(2019年上半年)
A，数据局部性
C，空间局部性
B.指令局部性
D,时间局部性

Cache

替换算法
替换算法的目标就是使 Cache 获得尽可能高的命中率。常用算法有如下几种。
(1)随机替换算法。就是用随机数发生器产生一个要替换的块号，将该块替换出去。
(2)先进先出算法。就是将最先进入 Cache的信息块替换出去。
(3)近期最少使用算法。这种方法是将近期最少使用的 Cache 中的信息块替换出去。

(4)优化替换算法。这种方法必须先执行一次程序，统计 Cache 的替换情况。有了这样的先验信息，在第二次执行该程序时便可以用最有效的方式来替换。

Cache 的命中率与 Cache 容量的关系如图 1-12 所示。Cche 容量越大，则命中率越高，随着 Cache 容量的增加，其失效率接近 0%(命中率逐渐接近 100%)。但是，增加 Cache 容量意味着增加 Cache 的成本和增加 Cache 的命中时间。